كتابة الوحدة
جزء من قسم الأساسيات في رحلة Verilog على Coddy. الدرس 43 من 90.
التحدي
الدائرة النصفية للجمع هي دائرة تضيف two بتات مفردة وتخبرك بـ:
- sum: النتيجة (0 أو 1)
- carry: ما إذا كان هناك تجاوز (1 عندما يكون كلا المدخلين 1)
مثال
| a | b | sum | carry |
|---|---|---|---|
| 0 | 0 | 0 | لا يوجد تجاوز |
| 0 | 1 | 1 | لا يوجد تجاوز |
| 1 | 0 | 1 | لا يوجد تجاوز |
| 1 | 1 | 0 | تجاوز (carry = 1) |
عند جمع 1 + 1 بالنظام الثنائي، تكون النتيجة 0 مع carry بقيمة 1 (تمامًا مثل 5 + 5 = 0 مع carry بقيمة 1 بالنظام العشري).
قبل أن نضيف المنطق، نحتاج إلى إنشاء حاوية module: الغلاف الفارغ الذي سيحتوي على دائرة half adder الخاصة بنا.
بالنسبة إلى half adder، هذه هي المهام:
- إنشاء module يسمى
half_adder - Add two مدخلين:
aوb - Add two مخرجين:
sumوcarry
جرّب بنفسك
// المهمة 1: أنشئ وحدة باسم half_adder
// المهمة 2: أضف مدخلين: a و b
// المهمة 3: أضف مخرجين: sum و carry
// سيتم إضافة المنطق لاحقاً
جميع دروس الأساسيات
4العوامل الجزء 1
العوامل الحسابيةعامل باقي القسمةعوامل المقارنةمراجعة - الرياضيات البسيطةالعوامل على مستوى البتات7التعيين والبوابات
التعيين المستمرالتعيين باستخدام العواملالعناصر الأساسية المدمجة للبواباتبوابات AND وOR وNOTبوابات XOR وXNORمراجعة - دائرة البوابات المنطقية5المعاملات - الجزء الثاني
المعاملات المنطقيةمعاملات الاختزالمعاملات الإزاحةمعامل الربطالمعامل الشرطيمراجعة - تحدي المعاملات11الحلقات التكرارية
حلقة Forحلقة Whileحلقة التكرارحلقة لا نهائيةتعليمة التعطيلمراجعة - أنماط الحلقات التكرارية3نظام الأعداد
التمثيل الثنائيالأعداد محددة الحجمالأعداد غير محددة الحجمالأعداد السالبةالقيم الخاصة X و Zمراجعة - تنسيقات الأعداد6الوحدات
هيكل الوحدةمنافذ الإدخال والإخراجمنافذ الإدخال والإخراج ثنائية الاتجاهإنشاء مثيل للوحدةربط المنافذ حسب الاسمربط المنافذ حسب الترتيبمراجعة - بناء وحدة9الكتل الإجرائية
كتلة Alwaysكتلة Initialقائمة الحساسيةإسناد حاجزإسناد غير حاجزمراجعة - Always مقابل Initial15متحكّم إشارات المرور
تعريف الحالاتمنطق آلة الحالات
توقيت الانتقالاتكتابة منصة الاختبارالتحقق من المخرجاتتدرّب بنفسك: مترجم Verilog عبر الإنترنت