Menu
Coddy logo textTech
flag Ar iconالعربيةdown icon

منطق آلة الحالات

جزء من قسم الأساسيات في رحلة Verilog على Coddy. الدرس 80 من 90.

challenge icon

التحدي

في هذا الدرس، ستضيف منطق انتقال الحالة إلى وحدة التحكم في إشارة المرور. تحدد آلة الحالات متى تنتقل من حالة إلى الحالة التالية.

يتحكم منطق آلة الحالات في متى وكيف تغيّر إشارة المرور حالاتها.

تسلسل الحالات

أخضر → أصفر → أحمر → أخضر → …

مهمتك هي إضافة منطق آلة الحالات إلى الوحدة.

في هذه الخطوة، تُشغّل إشارة إدخال جديدة، next، كل تغيير؛ ويأتي عدّاد التوقيت في الخطوة التالية. احتفظ بكل ما كتبته في الخطوة السابقة (مسجل state، وتعريف counter غير المستخدم، وكتلة الإخراج always @(*)).

ما يجب فعله:

  1. أضف منفذ إدخال بحجم 1 بت يُسمى next إلى ترويسة الوحدة، بعد reset: input next,. يرسل testbench نبضة إليه لطلب الحالة التالية
  2. أضف كتلة always @(posedge clk or posedge reset)
  3. عند إعادة الضبط، اضبط state على الأحمر (2)
  4. عندما تكون قيمة next هي 1، انتقل إلى الحالة التالية:
    • إذا كانت الحالة خضراء (0): غيّرها إلى الأصفر
    • إذا كانت الحالة صفراء (1): غيّرها إلى الأحمر
    • إذا كانت الحالة حمراء (2): غيّرها إلى الأخضر

جرّب بنفسك

module traffic_light (
  input clk,
  input reset,
  input next,           // محفز لتغيير الحالة
  output reg red,
  output reg yellow,
  output reg green
);

  reg [1:0] state;

  // تعيينات المخرجات
  always @(*) begin
    case (state)
      0: begin green = 1; yellow = 0; red = 0; end
      1: begin green = 0; yellow = 1; red = 0; end
      2: begin green = 0; yellow = 0; red = 1; end
      default: begin green = 0; yellow = 0; red = 1; end
    endcase
  end

  // TODO: أضف منطق آلة الحالة (بدون توقيت)
  // always @(posedge clk or posedge reset) begin
  //   if (reset) begin
  //     state <= 2;
  //   end else if (next) begin
  //     case (state)
  //       0: state <= 1;
  //       1: state <= 2;
  //       2: state <= 0;
  //     endcase
  //   end
  // end

endmodule

جميع دروس الأساسيات

تدرّب بنفسك: مترجم Verilog عبر الإنترنت