مراجعة - دائرة البوابات المنطقية
جزء من قسم الأساسيات في رحلة Verilog على Coddy. الدرس 42 من 90.
التحدي
يجمع هذا التحدي كل ما تعلمته في هذا الفصل عن بدائيات gate. ستبني دائرة باستخدام بوابات متعددة.
ما يجب فعله:
ابنِ دائرة تحتوي على:
- المدخلات:
a،b،c - المخرجات:
out1،out2،out3
المنطق:
out1=a AND bout2=b OR cout3=a XOR c
استخدم بدائيات gate (and، or، xor) لإنشاء هذه المخرجات.
جرّب بنفسك
module logic_circuit (
input a,
input b,
input c,
output out1,
output out2,
output out3
);
// TODO: أضف بوابة AND لـ out1 (a & b)
// TODO: أضف بوابة OR لـ out2 (b | c)
// TODO: أضف بوابة XOR لـ out3 (a ^ c)
endmoduleجميع دروس الأساسيات
4العوامل الجزء 1
العوامل الحسابيةعامل باقي القسمةعوامل المقارنةمراجعة - الرياضيات البسيطةالعوامل على مستوى البتات7التعيين والبوابات
التعيين المستمرالتعيين باستخدام العواملالعناصر الأساسية المدمجة للبواباتبوابات AND وOR وNOTبوابات XOR وXNORمراجعة - دائرة البوابات المنطقية5المعاملات - الجزء الثاني
المعاملات المنطقيةمعاملات الاختزالمعاملات الإزاحةمعامل الربطالمعامل الشرطيمراجعة - تحدي المعاملات11الحلقات التكرارية
حلقة Forحلقة Whileحلقة التكرارحلقة لا نهائيةتعليمة التعطيلمراجعة - أنماط الحلقات التكرارية3نظام الأعداد
التمثيل الثنائيالأعداد محددة الحجمالأعداد غير محددة الحجمالأعداد السالبةالقيم الخاصة X و Zمراجعة - تنسيقات الأعداد6الوحدات
هيكل الوحدةمنافذ الإدخال والإخراجمنافذ الإدخال والإخراج ثنائية الاتجاهإنشاء مثيل للوحدةربط المنافذ حسب الاسمربط المنافذ حسب الترتيبمراجعة - بناء وحدة9الكتل الإجرائية
كتلة Alwaysكتلة Initialقائمة الحساسيةإسناد حاجزإسناد غير حاجزمراجعة - Always مقابل Initial15متحكّم إشارات المرور
تعريف الحالاتمنطق آلة الحالات
توقيت الانتقالاتكتابة منصة الاختبارالتحقق من المخرجاتتدرّب بنفسك: مترجم Verilog عبر الإنترنت