مراجعة - المقارن البسيط
جزء من قسم الأساسيات في رحلة Verilog على Coddy. الدرس 54 من 90.
التحدي
مقارن من 2 بت هو دائرة تقارن بين عددين ثنائيين من 2 بت وتحدد ما إذا كان أحدهما أكبر من الآخر أو أصغر منه أو مساويًا له.
ما يجب فعله:
أنشئ مقارنًا من 2 بت باستخدام عبارات if-else.
كيفية عمله:
- عندما تكون
a > b، يجب أن تكون قيمةgreaterهي 1، وأن تكون قيمتاlessوequalهما 0 - عندما تكون
a < b، يجب أن تكون قيمةlessهي 1، وأن تكون قيمتاgreaterوequalهما 0 - عندما تكون
a == b، يجب أن تكون قيمةequalهي 1، وأن تكون قيمتاgreaterوlessهما 0
جرّب بنفسك
module comparator (
input [1:0] a,
input [1:0] b,
output reg greater,
output reg less,
output reg equal
);
always @(*) begin
// TODO: أضف عبارات if-else لمقارنة a و b
// عيّن greater = 1 إذا كان a > b
// عيّن less = 1 إذا كان a < b
// عيّن equal = 1 إذا كان a == b
end
endmoduleجميع دروس الأساسيات
4العوامل الجزء 1
العوامل الحسابيةعامل باقي القسمةعوامل المقارنةمراجعة - الرياضيات البسيطةالعوامل على مستوى البتات7التعيين والبوابات
التعيين المستمرالتعيين باستخدام العواملالعناصر الأساسية المدمجة للبواباتبوابات AND وOR وNOTبوابات XOR وXNORمراجعة - دائرة البوابات المنطقية5المعاملات - الجزء الثاني
المعاملات المنطقيةمعاملات الاختزالمعاملات الإزاحةمعامل الربطالمعامل الشرطيمراجعة - تحدي المعاملات11الحلقات التكرارية
حلقة Forحلقة Whileحلقة التكرارحلقة لا نهائيةتعليمة التعطيلمراجعة - أنماط الحلقات التكرارية3نظام الأعداد
التمثيل الثنائيالأعداد محددة الحجمالأعداد غير محددة الحجمالأعداد السالبةالقيم الخاصة X و Zمراجعة - تنسيقات الأعداد6الوحدات
هيكل الوحدةمنافذ الإدخال والإخراجمنافذ الإدخال والإخراج ثنائية الاتجاهإنشاء مثيل للوحدةربط المنافذ حسب الاسمربط المنافذ حسب الترتيبمراجعة - بناء وحدة9الكتل الإجرائية
كتلة Alwaysكتلة Initialقائمة الحساسيةإسناد حاجزإسناد غير حاجزمراجعة - Always مقابل Initial15متحكّم إشارات المرور
تعريف الحالاتمنطق آلة الحالات
توقيت الانتقالاتكتابة منصة الاختبارالتحقق من المخرجاتتدرّب بنفسك: مترجم Verilog عبر الإنترنت