آلة الحالات
جزء من قسم الأساسيات في رحلة Verilog على Coddy. الدرس 88 من 90.
التحدي
آلة الحالات هي دائرة يمكن أن تكون في واحدة من عدة حالات. بالنسبة إلى UART، لدينا حالات مختلفة لكل bit: idle وstart وdata bits من 0 إلى 7 وstop. يخبرنا عدّاد bit (cnt) بالحالة التي نحن فيها. وبناءً على cnt، نحدد القيمة التي يجب إرسالها على خط tx.
لديك عدّاد bit من الدرس السابق. تحتاج إلى تعديله ليعمل كمرسل UART.
قيم bit المطلوب إرسالها (للحرف 'A')
| cnt | قيمة tx |
|---|---|
| 0 | 1 |
| 1 | 0 |
| 2 | 1 |
| 3 | 0 |
| 4 | 0 |
| 5 | 0 |
| 6 | 0 |
| 7 | 0 |
| 8 | 1 |
| 9 | 0 |
| 10 | 1 |
ما يجب فعله
- أضف input باسم
start - أضف output reg باسم
tx - في كتلة
initial، عيّنtx = 1(حالة idle عالية) - غيّر منطق العدّاد:
- عندما يكون
cnt == 0وstart == 1، عيّنcnt <= 1(ابدأ الإرسال) - عندما تكون قيمة
cntبين 1 و9، زِدها:cnt <= cnt + 1 - عندما يكون
cnt == 10، أعد الضبط إلى0
- عندما يكون
جرّب بنفسك
module uart_tx (
input clk,
output reg [3:0] cnt
);
initial begin
cnt = 0;
end
always @(posedge clk) begin
cnt <= cnt + 1;
end
endmoduleجميع دروس الأساسيات
4العوامل الجزء 1
العوامل الحسابيةعامل باقي القسمةعوامل المقارنةمراجعة - الرياضيات البسيطةالعوامل على مستوى البتات7التعيين والبوابات
التعيين المستمرالتعيين باستخدام العواملالعناصر الأساسية المدمجة للبواباتبوابات AND وOR وNOTبوابات XOR وXNORمراجعة - دائرة البوابات المنطقية5المعاملات - الجزء الثاني
المعاملات المنطقيةمعاملات الاختزالمعاملات الإزاحةمعامل الربطالمعامل الشرطيمراجعة - تحدي المعاملات11الحلقات التكرارية
حلقة Forحلقة Whileحلقة التكرارحلقة لا نهائيةتعليمة التعطيلمراجعة - أنماط الحلقات التكرارية3نظام الأعداد
التمثيل الثنائيالأعداد محددة الحجمالأعداد غير محددة الحجمالأعداد السالبةالقيم الخاصة X و Zمراجعة - تنسيقات الأعداد6الوحدات
هيكل الوحدةمنافذ الإدخال والإخراجمنافذ الإدخال والإخراج ثنائية الاتجاهإنشاء مثيل للوحدةربط المنافذ حسب الاسمربط المنافذ حسب الترتيبمراجعة - بناء وحدة9الكتل الإجرائية
كتلة Alwaysكتلة Initialقائمة الحساسيةإسناد حاجزإسناد غير حاجزمراجعة - Always مقابل Initial15متحكّم إشارات المرور
تعريف الحالاتمنطق آلة الحالات
توقيت الانتقالاتكتابة منصة الاختبارالتحقق من المخرجاتتدرّب بنفسك: مترجم Verilog عبر الإنترنت