نوع Wire

في Verilog، علينا التصريح بنوع الإشارة التي نستخدمها. النوع الأكثر شيوعًا هو wire.

يمثل wire اتصالًا ماديًا بين المكونات. إنه يشبه سلكًا حقيقيًا في دائرة كهربائية.

• لا يمكن للأسلاك تخزين القيم، فهي تمرّر القيم فقط
• تُستخدم الأسلاك مع عبارات assign
• تُستخدم الأسلاك لتوصيل الوحدات بعضها ببعض

تعريف سلك

wire a;           // سلك أحادي البت
wire b, c;        // عدة أسلاك في سطر واحد

كيف تعمل الأسلاك

module wire_example;
  wire x;
  reg y;
  
  assign x = y;  // يتبع x دائمًا y
endmodule

يرتبط x بـ y. كلما تغيّرت y، تتغيّر x فورًا.

تُستخدم الأسلاك عادةً لتوصيل المدخلات والمخرجات:

module and_gate(
  input a,      // 'a' من نوع wire افتراضيًا
  input b,      // 'b' من نوع wire افتراضيًا
  output c      // 'c' من نوع wire افتراضيًا
);
  assign c = a & b;  // تُحدَّد قيمة c بواسطة عملية الإسناد هذه
endmodule

في هذا المثال، تُعدّ a وb وc جميعها أسلاكًا.

الأسلاك هي «الغراء» الذي يربط الأجزاء المختلفة من دائرتك معًا!