Menu
Coddy logo textTech
flag Ar iconالعربيةdown icon

نوع Wire

جزء من قسم الأساسيات في رحلة Verilog على Coddy — الدرس 6 من 90.

في Verilog، نحتاج إلى التصريح عن نوع الإشارة التي نستخدمها. النوع الأكثر شيوعاً هو wire.

يمثل الـ wire اتصالاً مادياً بين المكونات. إنه يشبه سلكاً حقيقياً في دائرة كهربائية.

  • الأسلاك لا يمكنها تخزين القيم - هي فقط تمرر القيم من خلالها
  • تُستخدم الأسلاك مع جمل assign
  • تُستخدم الأسلاك لربط الوحدات (modules) ببعضها البعض

التصريح عن Wire

wire a;           // سلك أحادي البت
wire b, c;        // أسلاك متعددة في سطر واحد

كيف تعمل الأسلاك

module wire_example;
  wire x;
  reg y;
  
  assign x = y;  // x يتبع y دائماً
endmodule

x متصل بـ y. كلما تغيرت y، تتغير x فوراً.

تُستخدم الأسلاك (Wires) بشكل شائع لتوصيل المدخلات والمخرجات:

module and_gate(
  input a,      // 'a' هو سلك (wire) بشكل افتراضي
  input b,      // 'b' هو سلك (wire) بشكل افتراضي
  output c      // 'c' هو سلك (wire) بشكل افتراضي
);
  assign c = a & b;  // يتم توجيه c بواسطة هذا التعيين
endmodule

في هذا المثال، a و b و c هي كلها أسلاك.

الأسلاك هي "الغراء" الذي يربط الأجزاء المختلفة من دائرتك معاً!

challenge icon

التحدي

ما يجب القيام به:

  1. أضف wire يسمى temp 

ورقة مرجعية

يمثل Wire اتصالاً فيزيائياً بين المكونات. لا يمكن للأسلاك (Wires) تخزين القيم — فهي تقوم فقط بتمرير القيم من خلالها.

wire a;       // سلك بت واحد
wire b, c;    // أسلاك متعددة في سطر واحد

تُستخدم الأسلاك (Wires) مع عبارات assign. كلما تغير المصدر، يتم تحديث السلك فوراً:

wire x;
assign x = y;  // x يتبع y دائماً

مدخلات ومخرجات الوحدة (Module) هي أسلاك (wires) بشكل افتراضي:

module and_gate(
  input a,   // wire بشكل افتراضي
  input b,   // wire بشكل افتراضي
  output c   // wire بشكل افتراضي
);
  assign c = a & b;
endmodule

جرّب بنفسك

module simple(
  input a,
  input b,
  output c
);

  assign c = a & b; 
  
  // قم بتعريف السلك temp هنا 


endmodule
quiz iconاختبر نفسك

يتضمن هذا الدرس اختبارًا قصيرًا. ابدأ الدرس للإجابة عليه وتتبّع تقدمك.

جميع دروس الأساسيات