AND OR NOT Gates

В этом уроке рассматриваются три наиболее базовых логических вентиля: AND, OR и NOT. Эти вентили составляют основу проектирования цифровой логики.

Логический элемент AND

Логический элемент AND выдаёт 1 только тогда, когда все входы равны 1.

Таблица истинности (2 входа):

Примитив логического элемента Verilog:

and(out, a, b);

Эквивалентное непрерывное присваивание:

assign out = a & b;

Логический элемент OR

Логический элемент OR выдаёт 1, когда по крайней мере один вход равен 1.

Таблица истинности (2 входа):

Примитив логического элемента Verilog:

or(out, a, b);

Эквивалентное непрерывное присваивание:

assign out = a | b;

Логический элемент NOT

Логический элемент NOT выдаёт противоположное значение своего единственного входа. Его также называют inverter.

Таблица истинности:

Примитив логического элемента Verilog:

not(out, a);

Эквивалентное непрерывное присваивание:

assign out = ~a;

Несколько входов

Логические элементы AND и OR могут иметь более 2 входов:

and(out, a, b, c);     // 3-входовый AND (out = a & b & c)
or(out, x, y, z, w);   // 4-входовый OR

Элементы NOT всегда имеют ровно 1 вход.

Пример кода

module and_or_not (
  input a, b,
  output and_out,
  output or_out,
  output not_out
);
  and(and_out, a, b);   // вентиль И
  or(or_out, a, b);     // вентиль ИЛИ
  not(not_out, a);      // вентиль НЕ (инвертор)
endmodule