Повторение — схема на логических элементах
Часть раздела Основы путешествия по Verilog на Coddy. Урок 42 из 90.
Задание
Это задание объединяет всё, что вы узнали в этой главе о примитивах логических элементов. Вы создадите схему, используя несколько логических элементов.
Что нужно сделать:
Создайте схему с:
- Входами:
a,b,c - Выходами:
out1,out2,out3
Логика:
out1=a AND bout2=b OR cout3=a XOR c
Используйте примитивы логических элементов (and, or, xor), чтобы создать эти выходы.
Попробуйте сами
module logic_circuit (
input a,
input b,
input c,
output out1,
output out2,
output out3
);
// TODO: Добавить вентиль AND для out1 (a & b)
// TODO: Добавить вентиль OR для out2 (b | c)
// TODO: Добавить вентиль XOR для out3 (a ^ c)
endmoduleВсе уроки раздела Основы
1Введение
Что такое VerilogАппаратное и программное обеспечениеВаш первый модульКомментарииУровни абстракции проектирования4Операторы. Часть 1
Арифметические операторыОператор взятия остаткаОператоры сравненияПовторение — простая математикаПобитовые операторы7Присваивание и логические элементы
Непрерывное присваиваниеПрисваивание с операторамиВстроенные примитивы логических элементовЭлементы И, ИЛИ и НЕЭлементы XOR и XNORПовторение — схема на логических элементах10Принятие решений
Оператор ifif—elseПовторение — простой компараторОператор casecaseх и casezПовторение — проектирование ALU5Операторы, часть 2
Логические операторыОператоры свёрткиОператоры сдвигаОператор конкатенацииУсловный операторПовторение — задание на операторы
11Циклы
Цикл forЦикл whileЦикл повторенияБесконечный циклОператор отключенияПовторение — шаблоны циклов3Система счисления
Двоичное представлениеЧисла заданной разрядностиЧисла без указания разрядностиОтрицательные числаСпециальные значения X и ZПовторение — форматы чисел6Модули
Структура модуляВходные и выходные портыДвунаправленные портыСоздание экземпляра модуляПодключение портов по имениПодключение портов по порядкуПовторение — создание модуля9Процедурные блоки
Блок AlwaysБлок InitialСписок чувствительностиБлокирующее присваиваниеНеблокирующее присваиваниеПовторение: Always и InitialПотренируйтесь самостоятельно: Онлайн-компилятор Verilog