Recap - Logic Gate Circuit

Часть раздела Основы путешествия по Verilog на Coddy. Урок 42 из 90.

Задание

Это задание объединяет всё, что вы узнали в этой главе о примитивах логических элементов. Вы создадите схему, используя несколько логических элементов.

Что нужно сделать:

Создайте схему с:

Входами: a, b, c
Выходами: out1, out2, out3

Логика:

out1 = a AND b
out2 = b OR c
out3 = a XOR c

Используйте примитивы логических элементов (and, or, xor), чтобы создать эти выходы.

Попробуйте сами

module logic_circuit (
  input a,
  input b,
  input c,
  output out1,
  output out2,
  output out3
);
  
  // TODO: Добавить вентиль AND для out1 (a & b)
  
  // TODO: Добавить вентиль OR для out2 (b | c)
  
  // TODO: Добавить вентиль XOR для out3 (a ^ c)

endmodule