Оператор остатка от деления
Часть раздела Основы путешествия по Verilog на Coddy — урок 20 из 90.
Ещё один базовый арифметический оператор — это оператор остатка от деления (%). Он возвращает остаток после деления.
Когда вы делите одно число на другое, оператор остатка от деления показывает, что осталось.
| Expression | Result | Explanation |
|---|---|---|
10 % 3 | 1 | 10 ÷ 3 = 3 с остатком 1 |
15 % 4 | 3 | 15 ÷ 4 = 3 с остатком 3 |
8 % 2 | 0 | 8 ÷ 2 = 4 с остатком 0 |
Пример кода
module modulo_demo;
reg [7:0] result;
initial begin
result = 10 % 3;
$display("10 %% 3 = %d", result); // 1
result = 15 % 4;
$display("15 %% 4 = %d", result); // 3
result = 8 % 2;
$display("8 %% 2 = %d", result); // 0
$finish;
end
endmoduleРаспространенные варианты использования
Проверка, является ли число четным или нечетным:
if (number % 2 == 0)
$display("Even");
else
$display("Odd");Зацикливание Wrap для counter (от 0 до 9, затем обратно к 0):
count = (count + 1) % 10;Get the last digit of a number:
last_digit = value % 10; // 123 % 10 = 3
Задание
Вычислите остатки для каждого выражения.
Что нужно сделать:
- Вычислите
17 % 5и сохраните результат вmod1 - Вычислите
22 % 7и сохраните результат вmod2 - Вычислите
14 % 4и сохраните результат вmod3
Попробуйте сами
module modulo_challenge;
reg [7:0] mod1, mod2, mod3;
initial begin
mod1 = ______; // 17 % 5
mod2 = ______; // 22 % 7
mod3 = ______; // 14 % 4
$display("17 %% 5 = %d", mod1);
$display("22 %% 7 = %d", mod2);
$display("14 %% 4 = %d", mod3);
$finish;
end
endmodule
Проверьте себяВ этом уроке есть небольшой тест. Начните урок, чтобы ответить на вопросы и сохранить прогресс.
Все уроки раздела Основы
1Введение
Что такое VerilogHardware против SoftwareУровни абстракции проектированияВаш первый модульКомментарии4Операторы. Часть 1
Арифметические операторыОператор остатка от деленияОператоры сравненияПовторение: простая математикаПобитовые операторы7Оператор Assign и логические вентили
Непрерывное присваиваниеAssign с операторамиВстроенные примитивы вентилейВентили AND, OR, NOTВентили XOR, XNORИтоги: Схемы на логических вентилях10Принятие решений
Оператор ifКонструкция if - elseПовторение: простой компараторОператор caseОператоры casex и casezПовторение: проектирование ALU5Операторы. Часть 2
Логические операторыОператоры редукцииОператоры сдвигаОператор конкатенацииУсловный операторПовторение — Испытание по операторам
3Системы счисления
Двоичное представлениеЧисла с заданным размеромЧисла без заданного размераОтрицательные числаСпециальные значения X и ZИтоги — форматы чисел6Модули
Структура модуляВходные и выходные портыПорты InoutИнстанцирование модуляПодключение портов по имениПодключение портов по порядкуИтоги: создание модуля9Процедурные блоки
Блок alwaysБлок initialСписок чувствительностиБлокирующее присваиваниеНеблокирующее присваиваниеИтоги: always против initial