Display и Monitor

Часть раздела Основы путешествия по Verilog на Coddy — урок 75 из 90.

$display и $monitor — это системные задачи, используемые для вывода информации из вашей симуляции. Они помогают увидеть, что происходит внутри вашего проекта.

$display

$display выводит message один раз в момент своего выполнения.

Синтаксис:

$display("message", variables);

Пример:

initial begin
  $display("Simulation started");
  #10;
  $display("Time 10");
  #10;
  $display("Time 20");
end

Вывод:

Simulation started
Time 10
Time 20

$monitor

$monitor выводит сообщение автоматически каждый раз, когда меняется любая из его переменных.

Синтаксис:

$monitor("message", variables);

Пример:

initial begin
  a = 0; b = 0;
  $monitor("Time %0t: a=%b, b=%b", $time, a, b);
  #10 a = 1;
  #10 b = 1;
  #10 a = 0;
end

Вывод:

Time 0: a=0, b=0
Time 10: a=1, b=0
Time 20: a=1, b=1
Time 30: a=0, b=1

$display vs $monitor

	$display	$monitor
Когда выводит значение	Один раз при выполнении	Каждый раз при изменении переменной
Сколько раз	Столько раз, сколько вы его вызываете	Непрерывно (при каждом изменении)
Используется для	Заголовков, тестовых сообщений	Отслеживания меняющихся сигналов

Common Format Specifiers

Specifier	Meaning	Example
`%b`	Binary	`$display("%b", a);`
`%d`	Decimal	`$display("%d", count);`
`%h`	Hexadecimal	`$display("%h", data);`
`%t`	Time	`$display("%t", $time);`
`%0t`	Time (no spaces)	`$display("%0t", $time);`
`%s`	String	`$display("%s", "Hello");`

Важные правила

Правило	Объяснение
`$display` выводит текст один раз	Подходит для заголовков и итоговых результатов
`$monitor` выводит текст при изменении	Подходит для отслеживания сигналов
Активен только один `$monitor`	Последний переопределяет предыдущие
Используйте `$finish` для остановки	Иначе симуляция может выполняться бесконечно

Задание

Добавьте пропущенные операторы $display и $monitor в этот testbench.

Что нужно сделать:

Добавьте $display для вывода заголовка: "Testing OR Gate"
Добавьте $monitor для вывода времени, x, y и z при каждом изменении любого сигнала. Формат: "Time %0t: x=%b, y=%b, z=%b"
Добавьте $display в конце для вывода "Test complete"

Попробуйте сами

module or_gate (
  input x,
  input y,
  output z
);
  assign z = x | y;
endmodule

module testbench;
  reg x, y;
  wire z;
  
  or_gate dut (
    .x(x),
    .y(y),
    .z(z)
  );

  initial begin
    // TODO: Добавить заголовок $display "Testing OR Gate"
    
    
    // TODO: Добавить $monitor для отслеживания time, x, y, z
    // Формат: "Time %0t: x=%b, y=%b, z=%b"
    
    
    // Применить стимул
    x = 0; y = 0; #10;
    x = 0; y = 1; #10;
    x = 1; y = 0; #10;
    x = 1; y = 1; #10;
    
    // TODO: Добавить $display "Test complete"
    
    
    $finish;
  end
endmodule