Арифметические операторы
Часть раздела Основы путешествия по Verilog на Coddy — урок 19 из 90.
Verilog предоставляет базовые арифметические операторы: + (сложение), - (вычитание), * (умножение) и / (деление).
Пример кода:
module arithmetic_demo;
reg [3:0] a, b;
reg [7:0] add, sub, mul, div;
initial begin
a = 4'd9;
b = 4'd4;
add = a + b; // 9 + 4 = 13
sub = a - b; // 9 - 4 = 5
mul = a * b; // 9 * 4 = 36
div = a / b; // 9 / 4 = 2
$display("9 + 4 = %d", add);
$display("9 - 4 = %d", sub);
$display("9 * 4 = %d", mul);
$display("9 / 4 = %d", div);
$finish;
end
endmoduleВывод:
9 + 4 = 13 9 - 4 = 5 9 * 4 = 36 9 / 4 = 2
Важные примечания
- Деление выполняет целочисленное деление (без дробей)
- Убедитесь, что регистр результата достаточно широк для результатов умножения
Задание
В этом испытании вам нужно написать правильные арифметические выражения, используя операторы +, -, * и /.
Что нужно сделать:
- Вычислите
a + bи сохраните вadd - Вычислите
a - bи сохраните вsub - Вычислите
a * bи сохраните вmul - Вычислите
a / bи сохраните вdiv
Шпаргалка
Арифметические операторы Verilog: +, -, *, /
reg [3:0] a, b;
reg [7:0] add, sub, mul, div;
add = a + b;
sub = a - b;
mul = a * b;
div = a / b; // целочисленное деление (без дробей)Примечание: Убедитесь, что регистр результата достаточно широкий, особенно для умножения.
Попробуйте сами
module arithmetic_challenge;
reg [3:0] a, b;
reg [7:0] add, sub, mul, div;
initial begin
a = 4'd12;
b = 4'd5;
add = ______; // a + b
sub = ______; // a - b
mul = ______; // a * b
div = ______; // a / b
$display("12 + 5 = %d", add);
$display("12 - 5 = %d", sub);
$display("12 * 5 = %d", mul);
$display("12 / 5 = %d", div);
$finish;
end
endmodule
Проверьте себяВ этом уроке есть небольшой тест. Начните урок, чтобы ответить на вопросы и сохранить прогресс.
Все уроки раздела Основы
1Введение
Что такое VerilogHardware против SoftwareУровни абстракции проектированияВаш первый модульКомментарии4Операторы. Часть 1
Арифметические операторыОператор остатка от деленияОператоры сравненияПовторение: простая математикаПобитовые операторы7Оператор Assign и логические вентили
Непрерывное присваиваниеAssign с операторамиВстроенные примитивы вентилейВентили AND, OR, NOTВентили XOR, XNORИтоги: Схемы на логических вентилях10Принятие решений
Оператор ifКонструкция if - elseПовторение: простой компараторОператор caseОператоры casex и casezПовторение: проектирование ALU5Операторы. Часть 2
Логические операторыОператоры редукцииОператоры сдвигаОператор конкатенацииУсловный операторПовторение — Испытание по операторам
3Системы счисления
Двоичное представлениеЧисла с заданным размеромЧисла без заданного размераОтрицательные числаСпециальные значения X и ZИтоги — форматы чисел6Модули
Структура модуляВходные и выходные портыПорты InoutИнстанцирование модуляПодключение портов по имениПодключение портов по порядкуИтоги: создание модуля9Процедурные блоки
Блок alwaysБлок initialСписок чувствительностиБлокирующее присваиваниеНеблокирующее присваиваниеИтоги: always против initial