Повторение — форматы чисел
Часть раздела Основы путешествия по Verilog на Coddy. Урок 18 из 90.
Задание
Заполните код, записав правильные значения в указанных форматах.
Что нужно сделать:
- Установите
aв 8-битное binary-значение для decimal 170 (10101010) - Установите
bв 8-битное decimal-значение для 255 - Установите
cв 16-битное hex-значение для FF - Установите
dв 4-битное значение, где bit 2 — X (остальные — 1) - Установите
e, чтобы все bits имели значение Z (4 bits)
Попробуйте сами
module number_formats;
wire [7:0] a, b;
wire [15:0] c;
wire [3:0] d, e;
assign a = ______; // 8-битный двоичный для 170
assign b = ______; // 8-битный десятичный для 255
assign c = ______; // 16-битный шестнадцатеричный для FF
assign d = ______; // 4-битный: бит 2 равен X, остальные 1
assign e = ______; // 4-битный: все биты Z
initial begin
$display("a = %b", a);
$display("b = %b", b);
$display("c = %h", c);
$display("d = %b", d);
$display("e = %b", e);
$finish;
end
endmoduleВсе уроки раздела Основы
1Введение
Что такое VerilogАппаратное и программное обеспечениеВаш первый модульКомментарииУровни абстракции проектирования4Операторы. Часть 1
Арифметические операторыОператор взятия остаткаОператоры сравненияПовторение — простая математикаПобитовые операторы7Присваивание и логические элементы
Непрерывное присваиваниеПрисваивание с операторамиВстроенные примитивы логических элементовЭлементы И, ИЛИ и НЕЭлементы XOR и XNORПовторение — схема на логических элементах10Принятие решений
Оператор ifif—elseПовторение — простой компараторОператор casecaseх и casezПовторение — проектирование ALU5Операторы, часть 2
Логические операторыОператоры свёрткиОператоры сдвигаОператор конкатенацииУсловный операторПовторение — задание на операторы11Циклы
Цикл forЦикл whileЦикл повторенияБесконечный циклОператор отключенияПовторение — шаблоны циклов3Система счисления
Двоичное представлениеЧисла заданной разрядностиЧисла без указания разрядностиОтрицательные числаСпециальные значения X и ZПовторение — форматы чисел6Модули
Структура модуляВходные и выходные портыДвунаправленные портыСоздание экземпляра модуляПодключение портов по имениПодключение портов по порядкуПовторение — создание модуля9Процедурные блоки
Блок AlwaysБлок InitialСписок чувствительностиБлокирующее присваиваниеНеблокирующее присваиваниеПовторение: Always и InitialПотренируйтесь самостоятельно: Онлайн-компилятор Verilog