Итоги — форматы чисел
Часть раздела Основы путешествия по Verilog на Coddy — урок 18 из 90.
Задание
Завершите код, записав правильные значения в указанных форматах.
Что нужно сделать:
- Установите
aв 8-битный двоичный формат для десятичного числа 170 (10101010) - Установите
bв 8-битный десятичный формат для 255 - Установите
cв 16-битный шестнадцатеричный формат для FF - Установите
dв 4-битное значение, где бит 2 равен X (остальные 1) - Установите
eтак, чтобы все биты были равны Z (4 бита)
Попробуйте сами
module number_formats;
wire [7:0] a, b;
wire [15:0] c;
wire [3:0] d, e;
assign a = ______; // 8-битное двоичное для 170
assign b = ______; // 8-битное десятичное для 255
assign c = ______; // 16-битное шестнадцатеричное для FF
assign d = ______; // 4-битное: 2-й бит — X, остальные — 1
assign e = ______; // 4-битное: все биты — Z
initial begin
$display("a = %b", a);
$display("b = %b", b);
$display("c = %h", c);
$display("d = %b", d);
$display("e = %b", e);
$finish;
end
endmoduleВсе уроки раздела Основы
1Введение
Что такое VerilogHardware против SoftwareУровни абстракции проектированияВаш первый модульКомментарии4Операторы. Часть 1
Арифметические операторыОператор остатка от деленияОператоры сравненияПовторение: простая математикаПобитовые операторы7Оператор Assign и логические вентили
Непрерывное присваиваниеAssign с операторамиВстроенные примитивы вентилейВентили AND, OR, NOTВентили XOR, XNORИтоги: Схемы на логических вентилях10Принятие решений
Оператор ifКонструкция if - elseПовторение: простой компараторОператор caseОператоры casex и casezПовторение: проектирование ALU5Операторы. Часть 2
Логические операторыОператоры редукцииОператоры сдвигаОператор конкатенацииУсловный операторПовторение — Испытание по операторам3Системы счисления
Двоичное представлениеЧисла с заданным размеромЧисла без заданного размераОтрицательные числаСпециальные значения X и ZИтоги — форматы чисел6Модули
Структура модуляВходные и выходные портыПорты InoutИнстанцирование модуляПодключение портов по имениПодключение портов по порядкуИтоги: создание модуля9Процедурные блоки
Блок alwaysБлок initialСписок чувствительностиБлокирующее присваиваниеНеблокирующее присваиваниеИтоги: always против initial