Логические операторы
Часть раздела Основы путешествия по Verilog на Coddy — урок 24 из 90.
Логические операторы работают с целыми значениями и возвращают один результат: 1 (истина) или 0 (ложь). В отличие от побитовых операторов, которые работают побитово, логические операторы рассматривают всё значение целиком либо как истинное (ненулевое), либо как ложное (нулевое).
| Тип | Пример | Результат |
|---|---|---|
| Побитовое И | 4'b1010 & 4'b1100 | 4'b1000 (несколько бит) |
| Логическое И | (4'b1010 && 4'b1100) | 1 (один бит) |
Доступные логические операторы
| Оператор | Значение | Описание |
|---|---|---|
&& | Логическое И | Истина, если оба операнда истинны (не равны нулю) |
|| | Логическое ИЛИ | Истина, если хотя бы один операнд истинен |
! | Логическое НЕ | Истина, если операнд ложен (равен нулю) |
Как они работают
Логическое И (<strong>&&</strong>):
(5 && 3) // 1 (оба ненулевые)
(5 && 0) // 0 (второй равен нулю)
(0 && 0) // 0 (оба нулевые)Логическое ИЛИ (<strong>||</strong>):
(5 || 3) // 1 (хотя бы одно ненулевое)
(5 || 0) // 1 (первое ненулевое)
(0 || 0) // 0 (оба нулевые)Логическое НЕ (<strong>!</strong>):
!5 // 0 (ненулевое значение становится ложным)
!0 // 1 (ноль становится истинным)Пример кода
module logical_demo;
reg a, b;
reg and_res, or_res, not_res;
initial begin
a = 5;
b = 0;
and_res = (a && b); // 5 && 0 = 0
or_res = (a || b); // 5 || 0 = 1
not_res = !a; // !5 = 0
$display("5 && 0 = %d", and_res);
$display("5 || 0 = %d", or_res);
$display("!5 = %d", not_res);
$finish;
end
endmoduleВывод:
5 && 0 = 0
5 || 0 = 1
!5 = 0Обычное использование
Логические операторы используются в операторах if и условиях:
if (a && b) // Истинно, если и a, и b не равны нулю
$display("Both true");
if (a || b) // Истинно, если хотя бы один не равен нулю
$display("At least one true");
if (!reset) // Истинно, когда reset равен 0
$display("Reset is inactive");Задание
Напишите правильные логические выражения для каждой задачи.
Что нужно сделать:
- Проверьте, являются ли
value1Иvalue2истинными, и сохраните результат вand_out - Проверьте, является ли
value1ИЛИvalue2истинным, и сохраните результат вor_out - Проверьте, является ли
value1ложным, и сохраните результат вnot_out
Шпаргалка
Логические операторы рассматривают значения целиком как истинные (ненулевые) или ложные (нулевые), возвращая однобитный результат.
| Оператор | Значение | Результат |
|---|---|---|
&& | Логическое И (AND) | 1, если оба операнда ненулевые |
|| | Логическое ИЛИ (OR) | 1, если хотя бы один операнд ненулевой |
! | Логическое НЕ (NOT) | 1, если операнд равен нулю |
(5 && 3) // 1
(5 && 0) // 0
(5 || 0) // 1
(0 || 0) // 0
!5 // 0
!0 // 1По сравнению с побитовыми операторами, логические операторы сворачивают всё значение:
4'b1010 & 4'b1100 // 4'b1000 (побитово, несколько бит)
4'b1010 && 4'b1100 // 1 (логически, один бит)Обычно используются в условиях:
if (a && b) // истинно, если оба ненулевые
if (a || b) // истинно, если хотя бы один ненулевой
if (!reset) // истинно, когда reset равен 0Попробуйте сами
module logical_challenge;
reg [3:0] value1, value2;
reg and_out, or_out, not_out;
initial begin
value1 = 4'd12;
value2 = 4'd5;
and_out = ______; // value1 && value2
or_out = ______; // value1 || value2
not_out = ______; // !value1
$display("%d && %d = %d", value1, value2, and_out);
$display("%d || %d = %d", value1, value2, or_out);
$display("!%d = %d", value1, not_out);
$finish;
end
endmoduleВ этом уроке есть небольшой тест. Начните урок, чтобы ответить на вопросы и сохранить прогресс.
Все уроки раздела Основы
1Введение
Что такое VerilogHardware против SoftwareУровни абстракции проектированияВаш первый модульКомментарии4Операторы. Часть 1
Арифметические операторыОператор остатка от деленияОператоры сравненияПовторение: простая математикаПобитовые операторы7Оператор Assign и логические вентили
Непрерывное присваиваниеAssign с операторамиВстроенные примитивы вентилейВентили AND, OR, NOTВентили XOR, XNORИтоги: Схемы на логических вентилях10Принятие решений
Оператор ifКонструкция if - elseПовторение: простой компараторОператор caseОператоры casex и casezПовторение: проектирование ALU5Операторы. Часть 2
Логические операторыОператоры редукцииОператоры сдвигаОператор конкатенацииУсловный операторПовторение — Испытание по операторам3Системы счисления
Двоичное представлениеЧисла с заданным размеромЧисла без заданного размераОтрицательные числаСпециальные значения X и ZИтоги — форматы чисел6Модули
Структура модуляВходные и выходные портыПорты InoutИнстанцирование модуляПодключение портов по имениПодключение портов по порядкуИтоги: создание модуля9Процедурные блоки
Блок alwaysБлок initialСписок чувствительностиБлокирующее присваиваниеНеблокирующее присваиваниеИтоги: always против initial