Изучи Verilog
Бесплатный интерактивный онлайн-курс Verilog. Ты пишешь Verilog на каждом уроке - с подсказками ИИ, когда вывод симуляции расходится с ожидаемым, и бесплатным сертификатом по окончании.
4,467+ codders записались
128 уроков127 задачи628 вопросов квиза
- Для начинающих
Помощь ИИ при написании кода
Практические интерактивные уроки
Аудио-озвучка к каждому уроку
Тесты для проверки знаний
Бесплатный сертификат о прохождении
Программа
Раздел 1
Основы
Начать разделНачатьСоздайте прочную основу в цифровом проектировании, освоив ключевые навыки работы с VerilogВведение
5 уроков433Типы данных
7 уроков853Система счисления
6 уроков646Операторы. Часть 1
5 уроков535Операторы, часть 2
6 уроков647Модули
7 уроков755Присваивание и логические элементы
6 уроков648Проект полусумматора
3 уроков3Процедурные блоки
6 уроков646Принятие решений
6 уроков634Циклы
6 уроков646Проект мультиплексора
3 уроков3Синхронизация и задержки
6 уроков645Основы тестбенча
6 уроков644Контроллер светофора
Проект5 уроков5Заключительные задания
3 уроков3UART
Проект4 уроков4Раздел 2
Проектирование и верификация RTL
Начать разделНачатьСоздавайте надежный RTL-код на Verilog, используя комбинационную логику, знаковую арифметику, повторно используемые модули, управляемые конвейеры и явно заданное поведение памяти. Проверяйте проекты с помощью самопроверяющихся тестовых стендов, практических заданий повышенной сложности и проекта Sample Monitor.Надёжная комбинационная RTL-логика
5 уроков916Разрядности и знаковая арифметика
5 уроков916Переиспользуемый RTL
5 уроков916Управляемая последовательная RTL-логика
5 уроков916Память и таблицы поиска
5 уроков916Самопроверяющиеся тестовые стенды
5 уроков916Проект — пример монитора
5 уроков5Финальные испытания
3 уроков3
Учитесь на практике
Пишите реальный код, работайте с базами данных, создавайте сайты и осваивайте ИИ-промпты. Наши интерактивные уроки охватывают все навыки, необходимые современным разработчикам.
Создайте свою серию
Будьте последовательны и наблюдайте за своим прогрессом! Отслеживайте ежедневную привычку программирования, защищайте свою серию с помощью дней заморозки и получайте награды за каждый день.
12 дней подряд
Возвращайтесь завтра, чтобы сохранить серию!
January 2026
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
21
22
23
24
25
26
27
28
29
30
Всё или ничего
День 5 из 7
Заморозка серии
2 left
Код где угодно
Возьмите свое путешествие по программированию с собой! Без настройки, без загрузок: просто откройте и начните программировать. Доступно на iOS, Android и Web с рейтингом 4.9 звезд.
Вы не одиноки
Соревнуйтесь в глобальных рейтингах, приглашайте друзей, чтобы получать награды, и празднуйте успехи друг друга. Программировать веселее с друзьями!
1
2
3
Зона продвиженияУчитесь как угодно
Читайте, слушайте, проверяйте себя, спрашивайте у ИИ или ищите то, что уже изучили. Каждый урок подстраивается под вас.
Переменная - это именованный контейнер, который хранит значение для последующего использования.
В Python вы создаёте её, написав имя, знак равенства и значение, которое нужно сохранить.
Значение может меняться. Переприсваивание просто направляет имя на новое значение.
Ваш сертификат
Получайте сертификаты за каждый завершенный курс. Добавьте их в свой профиль LinkedIn и резюме, чтобы продемонстрировать работодателям свои навыки программирования.
Сертификат о прохожденииОсновы Python
Добавить в LinkedInПочему стоит учить Verilog с Coddy
- Пиши и симулируй настоящий Verilog прямо в браузере. Никакого Icarus, Vivado или ModelSim ставить не нужно - каждый урок компилирует твой Verilog-модуль и запускает testbench на сервере, а вывод симуляции и любые ошибки компиляции показываются мгновенно.
- Verilog так, как им реально пользуются цифровые инженеры: модули и порты, wires против registers, примитивы логических вентилей (AND/OR/NOT/XOR), blocking- и non-blocking-присваивания, комбинационные и последовательные always-блоки, параметры, конечные автоматы и testbench с
$display,$monitorи$dumpvars. Основы языка описания аппаратуры, нужные ещё до того, как ты возьмёшь в руки FPGA. - Подсказки ИИ проведут тебя через те места Verilog, где спотыкаются все: blocking против non-blocking внутри always-блоков, когда брать
wire, а когдаreg, числа с размером и без, и что означают значенияxиz- чтобы с первого урока ты выстраивал правильную модель аппаратуры (а не программы) в голове. - Делай настоящие аппаратные проекты, а не просто упражнения: полусумматор (half adder), мультиплексоры 2-в-1 и 4-в-1, контроллер светофора как FSM и UART-передатчик. У каждого проекта свой testbench, так что ты видишь свою схему симулирующейся от начала до конца.
Частые вопросы об изучении Verilog
Для чего используется Verilog?
Verilog - это язык описания аппаратуры (HDL), на котором проектируют и симулируют цифровые схемы: FPGA, ASIC и чипы практически любого современного устройства. Инженеры описывают поведение железа на Verilog, симулируют его для проверки корректности, а затем синтезируют до реальных вентилей и триггеров. Это рабочий язык в Intel, AMD, NVIDIA, Apple, Qualcomm и в большинстве FPGA-компаний.
Verilog сложно учить?
Verilog внешне похож на C, но ментальная модель совсем другая - ты описываешь железо, которое работает параллельно, а не программу, которая исполняется строка за строкой. Сам синтаксис простой; сложно начать мыслить wires, registers и фронтами тактового сигнала, а не переменными и вызовами функций. Курс вводит «железное» мышление постепенно: от простой комбинационной логики к тактируемым always-блокам, конечным автоматам и полноценным testbench.
Verilog или VHDL - что выбрать?
Оба - основные HDL, и делают одну и ту же работу. Verilog (и его наследник SystemVerilog) доминирует в полупроводниковой индустрии США, в крупных чип-компаниях и в большинстве современных потоков верификации. VHDL чаще встречается в европейской промышленности, аэрокосмическом и оборонном секторах. Если конкретного работодателя в голове нет, в качестве первого HDL безопаснее выбрать Verilog - синтаксис ближе к C, и больше бесплатных инструментов и open-source-проектов вокруг.
Нужно ли знать Verilog для работы с FPGA?
Да - Verilog (или VHDL, или всё чаще SystemVerilog) - это то, на чём описывают, что именно делает FPGA. Инструменты вендоров вроде Vivado, Quartus и Lattice Radiant принимают на вход Verilog/SystemVerilog. Есть визуальные среды и high-level synthesis (HLS), но всё, что серьёзнее игрушечного проекта на FPGA, в итоге пишется или читается на Verilog.
Сколько времени нужно, чтобы выучить Verilog?
Базу Verilog - модули, порты, wires, registers, операторы, простые always-блоки - реально освоить за две-три недели ежедневной практики. Удобство с конечными автоматами, testbench и проектами курса (half adder, мультиплексор, FSM-светофор, UART) обычно занимает ещё один-два месяца. Следующий шаг - запустить свои схемы на настоящей FPGA-плате - это уже отдельная кривая обучения поверх самого языка.
Можно ли учить Verilog онлайн бесплатно?
Да. Интерактивный курс Verilog бесплатный - полные уроки, упражнения по коду, симулируемые testbench и сертификат. Verilog компилируется и симулируется на сервере, так что ставить Icarus Verilog, Vivado или какой-либо FPGA-тулчейн локально, чтобы начать писать настоящий HDL, не нужно.
Дают ли сертификат после курса Verilog?
Да. После завершения курса Verilog ты получаешь бесплатный сертификат об окончании. Проверяемый сигнал, который можно добавить в резюме или показать в LinkedIn рядом с FPGA-проектами, RTL-дизайнами или testbench, которые ты сделал.
