Настройка времени переходов
Часть раздела Основы путешествия по Verilog на Coddy — урок 81 из 90.
Задание
В этом уроке вы добавите логику счетчика, которая управляет тем, как долго горит каждый сигнал светофора. Счетчик ведет обратный отсчет от заданного значения до нуля, после чего инициирует переход в следующее состояние.
Требования к таймингам
| Состояние | Длительность | Значение счетчика |
|---|---|---|
| Green | 30 секунд | 30 |
| Yellow | 10 секунд | 10 |
| Red | 40 секунд | 40 |
Как работает счетчик
- Когда начинается состояние, в счетчик загружается значение длительности
- На каждом такте часов значение счетчика уменьшается на 1
- Когда счетчик достигает 0, наступает время перехода в следующее состояние
Ваша задача — добавить недостающую логику счетчика в конечный автомат.
Что нужно сделать:
- Добавьте объявление
reg [5:0] counter - При сбросе (reset) установите
counterв 0 - Когда
counter == 0:- Загрузите длительность следующего состояния в счетчик
- Перейдите в следующее состояние
- В противном случае уменьшайте счетчик на 1 на каждом такте
Попробуйте сами
module traffic_light (
input clk,
input reset,
output reg red,
output reg yellow,
output reg green
);
reg [1:0] state;
// TODO: Объявить регистр счетчика (6 бит)
// Назначение выходов
always @(*) begin
case (state)
0: begin green = 1; yellow = 0; red = 0; end
1: begin green = 0; yellow = 1; red = 0; end
2: begin green = 0; yellow = 0; red = 1; end
default: begin green = 0; yellow = 0; red = 1; end
endcase
end
// Конечный автомат с таймингами
always @(posedge clk or posedge reset) begin
if (reset) begin
state <= 2; // Начать с красного
// TODO: Установить счетчик в 0
end else begin
if (counter == 0) begin
case (state)
0: begin
state <= 1;
// TODO: Загрузить счетчик для желтого (10 секунд)
end
1: begin
state <= 2;
// TODO: Загрузить счетчик для красного (40 секунд)
end
2: begin
state <= 0;
// TODO: Загрузить счетчик для зеленого (30 секунд)
end
endcase
end else begin
// TODO: Уменьшить счетчик на 1
end
end
end
endmoduleВсе уроки раздела Основы
1Введение
Что такое VerilogHardware против SoftwareУровни абстракции проектированияВаш первый модульКомментарии4Операторы. Часть 1
Арифметические операторыОператор остатка от деленияОператоры сравненияПовторение: простая математикаПобитовые операторы7Оператор Assign и логические вентили
Непрерывное присваиваниеAssign с операторамиВстроенные примитивы вентилейВентили AND, OR, NOTВентили XOR, XNORИтоги: Схемы на логических вентилях10Принятие решений
Оператор ifКонструкция if - elseПовторение: простой компараторОператор caseОператоры casex и casezПовторение: проектирование ALU5Операторы. Часть 2
Логические операторыОператоры редукцииОператоры сдвигаОператор конкатенацииУсловный операторПовторение — Испытание по операторам3Системы счисления
Двоичное представлениеЧисла с заданным размеромЧисла без заданного размераОтрицательные числаСпециальные значения X и ZИтоги — форматы чисел6Модули
Структура модуляВходные и выходные портыПорты InoutИнстанцирование модуляПодключение портов по имениПодключение портов по порядкуИтоги: создание модуля9Процедурные блоки
Блок alwaysБлок initialСписок чувствительностиБлокирующее присваиваниеНеблокирующее присваиваниеИтоги: always против initial12Проект: Мультиплексор
Проектирование мультиплексора 2 в 1Проектирование мультиплексора 4 в 115Контроллер светофора
Определение состоянийЛогика конечного автомата