Defining The States

Часть раздела Основы путешествия по Verilog на Coddy. Урок 79 из 90.

Задание

Контроллер светофора — это конечный автомат, который циклически переключается между различными состояниями светофора (красный, жёлтый, зелёный) с определёнными временными интервалами. Конечный автомат (FSM) — это схема, которая может находиться в одном из ограниченного числа state. Он переходит из одного состояния в другое на основе входных сигналов или времени.

В этом проекте вы создадите контроллер светофора для простого перекрёстка. У светофора есть три выхода:

Сигнал	Выход	Значение
Красный	`red = 1`	Стоп
Жёлтый	`yellow = 1`	Внимание
Зелёный	`green = 1`	Можно ехать

Сигналы переключаются в таком порядке:

Green → Yellow → Red → Green → …

Последовательность синхронизации

Состояние	Длительность	Следующее состояние
Green	30 секунд	Yellow
Yellow	10 секунд	Red
Red	40 секунд	Green

В этом уроке вы определите состояния для контроллера светофора.

Светофор имеет три возможных состояния:

Состояние	Сигнал	Код
Green	Зелёный сигнал ВКЛ.	2'b00
Yellow	Жёлтый сигнал ВКЛ.	2'b01
Red	Красный сигнал ВКЛ.	2'b10

Завершите модуль, добавив недостающие части.

Что нужно сделать:

Определите кодирование состояний: 0=Green, 1=Yellow, 2=Red

Объявите 2-битный регистр с именем state
Объявите 6-битный регистр с именем counter (для отсчёта времени до 40 секунд)
Добавьте присваивания выходам внутри комбинационного блока always, always @(*) begin ... end, с конструкцией case (state) внутри него. red, yellow и green объявлены как output reg, а reg можно присваивать только внутри такого блока. @(*) означает, что блок запускается снова всякий раз, когда изменяется любое считываемое им значение; в данном случае это state:
- Когда state равен 0: green = 1, yellow = 0, red = 0
- Когда state равен 1: green = 0, yellow = 1, red = 0
- Когда state равен 2: green = 0, yellow = 0, red = 1

Попробуйте сами

module traffic_light (
  input clk,
  input reset,
  output reg red,
  output reg yellow,
  output reg green
);
  // TODO: Задача 1 - Объявить регистр состояния (2 бита)
  
  // TODO: Задача 2 - Объявить регистр счётчика (6 бит)
  

  // TODO: Задача 3 - Присвоения выходов с использованием case (state)
  // состояние 0: green=1, yellow=0, red=0
  // состояние 1: green=0, yellow=1, red=0
  // состояние 2: green=0, yellow=0, red=1

endmodule