Menu
Coddy logo textTech

Использование оператора Case

Часть раздела Основы путешествия по Verilog на Coddy — урок 66 из 90.

challenge icon

Задание

Создайте мультиплексор 4-в-1, используя оператор case вместо if-else.

Таблица истинности

selout
00out = in0
01out = in1
10out = in2
11out = in3

Что нужно сделать:

  1. Создайте модуль с именем mux4to1_case
  2. Добавьте входные сигналы in0, in1, in2, in3 (по 1 биту каждый)
  3. Добавьте входной сигнал sel (2 бита)
  4. Добавьте выходной сигнал out (1 бит, тип reg)
  5. Добавьте блок always @(*)
  6. Внутри добавьте оператор case (sel)
  7. Добавьте варианты (cases) для 2'b00, 2'b01, 2'b10, 2'b11
  8. Добавьте вариант default
  9. Завершите описание с помощью endcase и endmodule

Попробуйте сами

// TODO: Создать модуль с именем mux4to1_case

// TODO: Добавить входные сигналы: in0, in1, in2, in3 (по 1 биту каждый)

// TODO: Добавить входной сигнал sel (2 бита)

// TODO: Добавить выходной сигнал out (тип reg)

// TODO: Добавить блок always @(*)

// TODO: Добавить case (sel)

// TODO: Добавить вариант 2'b00: out = in0;

// TODO: Добавить вариант 2'b01: out = in1;

// TODO: Добавить вариант 2'b10: out = in2;

// TODO: Добавить вариант 2'b11: out = in3;

// TODO: Добавить default: out = in0;

// TODO: Добавить endcase

// TODO: Добавить endmodule

Все уроки раздела Основы