Аппаратное обеспечение и программное обеспечение
Часть раздела Основы путешествия по Verilog на Coddy. Урок 2 из 90.
Мы пишем код и для программного, и для аппаратного обеспечения, но они работают совершенно по-разному! Понимание этих различий — ключ к мышлению как разработчик аппаратного обеспечения.
Программное обеспечение выполняется шаг за шагом. Аппаратное обеспечение выполняет всё одновременно.
Программное обеспечение (C, Python, Java):
- Делает одно, затем следующее
- Переменные появляются и исчезают
- Время приблизительное
Аппаратное обеспечение (Verilog):
- Выполняет множество задач одновременно
- Схемы существуют вечно
- Время точно
Пример: веб-сайт загружает шаги один за другим. Выключатель света включается мгновенно. В этом и заключается разница.
Почему это важно: Когда вы пишете на Verilog, вы описываете схему, которая работает параллельно, бесконечно и с точным соблюдением времени.
Попробуйте сами
В этом уроке нет задания по программированию.
В этом уроке есть небольшой тест. Начните урок, чтобы ответить на вопросы и сохранить прогресс.
Все уроки раздела Основы
1Введение
Что такое VerilogАппаратное обеспечение и программное обеспечениеВаш первый модульКомментарииУровни абстракции проектирования4Operators Part 1
Arithmetic OperatorsModulo OperatorComparison OperatorsRecap - Simple MathBitwise Operators7Assign And Gates
Continuous AssignmentAssign With OperatorsBuilt In Gate PrimitivesAND OR NOT GatesXOR XNOR GatesRecap - Logic Gate Circuit10Decision Making
If StatementIf - ElseRecap - Simple ComparatorCase StatementCasex And CasezRecap - ALU Design5Operators Part 2
Logical OperatorsReduction OperatorsShift OperatorsConcatenation OperatorConditional OperatorRecap - Operator Challenge3Number System
Binary RepresentationSized NumbersUnsized NumbersNegative NumbersSpecial Values X And ZRecap - Number Formats6Modules
Module StructureInput And Output PortsInout PortsModule InstantiationPort Mapping By NamePort Mapping By OrderRecap - Build A Module9Procedural Blocks
Always BlockInitial BlockSensitivity ListBlocking AssignmentNon Blocking AssignmentRecap - Always vs Initial15Traffic Light Controller
Defining The StatesState Machine LogicПотренируйтесь самостоятельно: Онлайн-компилятор Verilog