Логика конечного автомата

module traffic_light (
  input clk,
  input reset,
  input next,           // Триггер для смены состояния
  output reg red,
  output reg yellow,
  output reg green
);

  reg [1:0] state;

  // Присвоения выходов
  always @(*) begin
    case (state)
      0: begin green = 1; yellow = 0; red = 0; end
      1: begin green = 0; yellow = 1; red = 0; end
      2: begin green = 0; yellow = 0; red = 1; end
      default: begin green = 0; yellow = 0; red = 1; end
    endcase
  end

  // TODO: Добавить логику конечного автомата (без тайминга)
  // always @(posedge clk or posedge reset) begin
  //   if (reset) begin
  //     state <= 2;
  //   end else if (next) begin
  //     case (state)
  //       0: state <= 1;
  //       1: state <= 2;
  //       2: state <= 0;
  //     endcase
  //   end
  // end

endmodule