Dumpfile And Dumpvars

Parte de la sección Fundamentos del Journey de Verilog de Coddy. Lección 76 de 90.

Las formas de onda son la representación visual de los cambios de las señales a lo largo del tiempo. Una forma de onda muestra cómo cambian las señales (como clk, a, b, out) durante la simulación. El eje horizontal muestra el tiempo y el eje vertical muestra los valores de las señales (0, 1, X, Z).

$dumpfile y $dumpvars son tareas del sistema utilizadas para crear un archivo waveform (archivo VCD) que puedes visualizar en un visor de waveform como GTKWave. VCD significa Value Change Dump. Es un archivo que registra todos los cambios de las señales durante la simulación. Puedes abrir este archivo en un visor de waveform para ver las señales visualmente.

$dumpfile

$dumpfile especifica el nombre del archivo de waveform que se creará.

Sintaxis:

$dumpfile("filename.vcd");

Ejemplo:

$dumpfile("my_waveform.vcd");

Esto crea un archivo llamado my_waveform.vcd.

$dumpvars

$dumpvars especifica qué señales registrar en el archivo de waveform.

Sintaxis:

$dumpvars(level, module_name);

Parámetro	Significado
`level`	Cuántos niveles de jerarquía volcar (0 = todos los niveles)
`module_name`	De qué módulo volcar las señales

Nota: La jerarquía significa módulos dentro de otros módulos. Usar 0 vuelca todas las señales del módulo superior y de cada módulo que contiene, mientras que 1 vuelca solo las señales del módulo superior.

Uso común

initial begin
  $dumpfile("dump.vcd");
  $dumpvars(0, testbench);
end

$dumpfile("dump.vcd") → crea un archivo llamado dump.vcd
$dumpvars(0, testbench) → vuelca todas las señales del módulo testbench y de todos los submódulos

Ejemplo con testbench

module or_gate (
  input x,
  input y,
  output z
);
  assign z = x | y;
endmodule

module testbench;
  reg x, y;
  wire z;
  
  or_gate dut (
    .x(x),
    .y(y),
    .z(z)
  );

  initial begin
    $dumpfile("dump.vcd");
    $dumpvars(0, testbench);
    
    $display("Creating waveform file...");
    
    x = 0; y = 0; #10;
    x = 0; y = 1; #10;
    x = 1; y = 0; #10;
    x = 1; y = 1; #10;
    
    $finish;
  end
endmodule

Ejemplos de nivel de dumpvars

level	Qué se vuelca
`0`	Todas las señales del módulo y de todos los submódulos
`1`	Solo las señales del módulo especificado (no de los submódulos)

Desafío

Añade las instrucciones $dumpfile y $dumpvars que faltan para crear un archivo de waveform.

Qué hacer:

Añade $dumpfile para crear un archivo llamado waveform.vcd
Añade $dumpvars para volcar todas las señales del módulo testbench

Pruébalo tú mismo

module and_gate (
  input a,
  input b,
  output c
);
  assign c = a & b;
endmodule

module testbench;
  reg a, b;
  wire c;
  
  and_gate dut (
    .a(a),
    .b(b),
    .c(c)
  );

  initial begin
    // TODO: Añade $dumpfile para crear "waveform.vcd"
    
    
    // TODO: Añade $dumpvars para volcar todas las señales en testbench
    // Pista: $dumpvars(0, testbench);
    
    if ($test$plusargs("vcd")) begin
        $display("VCD file created successfully");
    end
    
    $display("Simulation running...");
    
    a = 0; b = 0; #10;
    a = 0; b = 1; #10;
    a = 1; b = 0; #10;
    a = 1; b = 1; #10;
    
    $display("Simulation complete. Open waveform.vcd");
    $finish;
  end
endmodule