XOR XNOR Gates
Parte de la sección Fundamentos del Journey de Verilog de Coddy. Lección 41 de 90.
Esta lección abarca dos puertas lógicas adicionales: XOR (OR exclusivo) y XNOR (NOR exclusivo). Estas puertas son útiles para comparar bits y comprobar la paridad.
Puerta XOR
La puerta XOR produce 1 cuando las entradas son diferentes.
Tabla de verdad (2 entradas):
| a | b | salida |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
Primitiva de compuerta de Verilog:
xor(out, a, b);Equivalente de asignación continua:
assign out = a ^ b;Puerta XNOR
La puerta XNOR produce 1 cuando las entradas son same. Es lo contrario de XOR.
Tabla de verdad (2 entradas):
| a | b | out |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
Primitiva de compuerta de Verilog:
xnor(out, a, b);Equivalente de asignación continua:
assign out = a ~^ b; // o ~(a ^ b)Múltiples input
Las compuertas XOR y XNOR pueden tener más de 2 input. El output es:
- XOR: 1 si un número impar de input es 1
- XNOR: 1 si un número par de input es 1
xor(out, a, b, c); // XOR de 3 entradas
xnor(out, p, q, r, s); // XNOR de 4 entradasEjemplo (XOR de 3 entradas):
| a | b | c | out |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 1 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 1 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 |
| 1 | 1 | 1 | 1 |
Usos comunes
| Uso | Ejemplo |
|---|---|
| Comparar si dos bits son diferentes | xor(diff, a, b) |
Comparar si dos bits son same | xnor(same, a, b) |
| Generación de paridad (número impar de 1) | xor(parity, data[0], data[1], data[2], data[3]) |
| Comprobación de paridad (número par de 1) | xnor(parity, data[0], data[1], data[2], data[3]) |
Ejemplo de código
module xor_xnor_demo (
input a, b,
output xor_out,
output xnor_out
);
xor(xor_out, a, b);
xnor(xnor_out, a, b);
endmoduleTabla de resumen
| Gate | Salida 1 cuando | Primitiva | Operador |
|---|---|---|---|
| XOR | Las entradas son diferentes | xor(out, a, b) | ^ |
| XNOR | Las entradas son iguales | xnor(out, a, b) | ~^ |
Desafío
Add las primitivas de compuerta que faltan según las tareas.
Qué hacer:
- Crea una compuerta XOR con la salida
xor_resulty las entradasxyy - Crea una compuerta XNOR con la salida
xnor_resulty las entradasxyy
Pruébalo tú mismo
module xor_xnor_challenge (
input x,
input y,
output xor_result,
output xnor_result
);
// TODO: Agrega la compuerta XOR (xor_result = x ^ y)
// TODO: Agrega la compuerta XNOR (xnor_result = x ~^ y)
endmoduleEsta lección incluye un breve cuestionario. Empieza la lección para responderlo y registrar tu progreso.
Todas las lecciones de Fundamentos
1Introducción
Qué es VerilogHardware frente a softwareTu primer móduloComentariosNiveles de abstracción del diseño4Operators Part 1
Arithmetic OperatorsModulo OperatorComparison OperatorsRecap - Simple MathBitwise Operators7Assign And Gates
Continuous AssignmentAssign With OperatorsBuilt In Gate PrimitivesAND OR NOT GatesXOR XNOR GatesRecap - Logic Gate Circuit10Decision Making
If StatementIf - ElseRecap - Simple ComparatorCase StatementCasex And CasezRecap - ALU Design5Operators Part 2
Logical OperatorsReduction OperatorsShift OperatorsConcatenation OperatorConditional OperatorRecap - Operator Challenge3Number System
Binary RepresentationSized NumbersUnsized NumbersNegative NumbersSpecial Values X And ZRecap - Number Formats6Modules
Module StructureInput And Output PortsInout PortsModule InstantiationPort Mapping By NamePort Mapping By OrderRecap - Build A Module9Procedural Blocks
Always BlockInitial BlockSensitivity ListBlocking AssignmentNon Blocking AssignmentRecap - Always vs Initial15Traffic Light Controller
Defining The StatesState Machine LogicPractica por tu cuenta: Compilador de Verilog online