Bucle de repetición
Parte de la sección Fundamentos del Journey de Verilog de Coddy. Lección 60 de 90.
El bucle repeat ejecuta un bloque de código un número fijo de veces. A diferencia del bucle for, no utiliza una variable contadora del bucle.
Un bucle repeat se ejecuta un número determinado de veces. Le das una constante o una expresión que determina cuántas iteraciones ejecutar.
Sintaxis:
repeat (number) begin
// Code to repeat
endEjemplo sencillo
repeat (5) begin
$display("Hello");
endSalida:
Hello
Hello
Hello
Hello
HelloEl mensaje se imprime exactamente 5 veces.
Repetir con una expresión
integer count = 3;
repeat (count) begin
$display("Looping");
endSalida:
Looping
Looping
LoopingRepetición frente a bucle for
| Bucle for | Bucle repeat | |
|---|---|---|
| Variable contador | Sí (explícita) | No |
| Cuándo usarlo | Necesitas el valor del índice | Solo necesitas repetir |
| Ejemplo | for (i=0; i<5; i=i+1) | repeat (5) |
Generar varios ciclos de reloj
initial begin
clk = 0;
repeat (20) begin
#5 clk = ~clk;
end
endEsto genera 20 flancos de reloj (10 ciclos completos).
Reglas importantes
| Regla | Explicación |
|---|---|
| Un recuento de 0 o menos omite el cuerpo | repeat (-5) se compila y se ejecuta cero veces |
| Se puede usar una constante o una expresión | repeat (10) o repeat (count) |
| No hay ninguna variable de bucle disponible | No se puede llevar la cuenta del número de iteraciones |
Usa begin/end para varias instrucciones | Es obligatorio si hay más de una línea |
Desafío
Qué hacer:
Agrega el bucle repeat que falta para imprimir "Verilog" 4 veces.
Pruébalo tú mismo
module repeat_challenge;
initial begin
$display("Printing 4 times:");
// TODO: Añade un bucle repeat
// Repite 4 veces
// Dentro, imprime "Verilog"
$finish;
end
endmoduleEsta lección incluye un breve cuestionario. Empieza la lección para responderlo y registrar tu progreso.
Todas las lecciones de Fundamentos
1Introducción
Qué es VerilogHardware frente a softwareTu primer móduloComentariosNiveles de abstracción del diseño4Operadores, parte 1
Operadores aritméticosOperador móduloOperadores de comparaciónRepaso: matemáticas simplesOperadores bit a bit7Asignaciones y compuertas
Asignación continuaAsignación con operadoresPrimitivas de compuertas integradasCompuertas AND, OR y NOTCompuertas XOR y XNORRepaso: circuito de compuertas lógicas10Toma de decisiones
Sentencia IfIf - ElseRepaso - Comparador simpleSentencia CaseCasex y CasezRepaso - Diseño de ALU5Operadores, parte 2
Operadores lógicosOperadores de reducciónOperadores de desplazamientoOperador de concatenaciónOperador condicionalRepaso: desafío de operadores11Bucles
Bucle ForBucle WhileBucle de repeticiónBucle infinitoInstrucción DisableRepaso: patrones de bucles3Sistema numérico
Representación binariaNúmeros con tamañoNúmeros sin tamañoNúmeros negativosValores especiales X y ZRepaso: formatos numéricos6Módulos
Estructura de módulosPuertos de entrada y salidaPuertos inoutInstanciación de módulosAsignación de puertos por nombreAsignación de puertos por ordenRepaso: construir un móduloPractica por tu cuenta: Compilador de Verilog online