Números sin tamaño definido
Parte de la sección Fundamentos del Journey de Verilog de Coddy — lección 15 de 90.
Un unsized number es un número escrito sin especificar cuántos bits tiene. Cuando escribes un número sin un prefijo de tamaño, Verilog asume que es de 32 bits por defecto.
a = 'b1010; // Unsized: Verilog treats this as 32 bits
a = 32'b1010; // Igual que arriba, pero explícitoLos números Unsized utilizan solo el formato y el valor: [format][value]
<strong>format</strong>— la base del número:bparabinary,dparadecimal,hpara hexadecimal oopara octal<strong>value</strong>— el número real (por ejemplo,1010)
El apóstrofe ' se sigue requiriendo entre el formato y el valor, pero no hay un conteo de bits antes de él.
'b1010— binary de 32 bits 1010'd255— decimal de 32 bits 255'hFF— hex de 32 bits FF'b1— binary de 32 bits 1 (con 31 ceros a la izquierda)
Ejemplo de código:
reg [7:0] data;
initial begin
data = 1010; // Sin tamaño: valor de 32 bits (puede causar advertencia)
data = 'd255; // Unsized: 32-bit decimal 255
data = 'hFF; // Sin tamaño: hex de 32 bits FF
endUnsized vs Sized
| Unsized | Sized | |
|---|---|---|
| Ejemplo | 1010 o 'd255 | 8'b1010 o 8'd255 |
| Ancho de bit | 32 bits (predeterminado) | Explicito (según se especifique) |
| Apóstrofe | Requerido con formato | Requerido |
| Cuándo usar | Código de testbench simple | Asignaciones de hardware |
Problema potencial
Los números Unsized pueden cause un comportamiento inesperado cuando se asignan a registros más pequeños:
reg [3:0] small;
small = 'b1111; // 32-bit value, but fits in 4 bits (fine)
small = 'b10000; // valor de 32 bits, ¡pero demasiado grande! (advertencia)El segundo ejemplo asigna un valor de 32-bit 10000 a un registro de 4-bit. Solo se conservan los 4 bits inferiores (0000), lo que may no ser lo que esperas.
Cuándo usar números Unsized
Los números Unsized son convenientes para:
- Números simples en bancos de pruebas (testbenches)
- Contadores de bucles
- Sentencias
$display
Para asignaciones de hardware reales, usa números sized para ser explícito y evitar advertencias.
Desafío
En el siguiente código, algunos números no tienen tamaño especificado. Cámbialos a números con tamaño (8 bits) para evitar advertencias.
Qué hacer:
- Cambia
aa un númerobinaryde 8bitsparab1010 - Cambia
ba un númerodecimalde 8bitspara 255 - Cambia
ca un númerohexde 8bitspara FF
Pruébalo tú mismo
module unsized_challenge;
reg [7:0] a, b, c;
initial begin
a = 'b1010; // Change to sized (8-bit binary)
b = 'd255; // Cambiar a dimensionado (decimal de 8 bits)
c = 'hFF; // Change to sized (8-bit hex)
$display("a = %b", a);
$display("b = %b", b);
$display("c = %b", c);
$finish;
end
endmoduleEsta lección incluye un breve cuestionario. Empieza la lección para responderlo y registrar tu progreso.
Todas las lecciones de Fundamentos
1Introducción
¿Qué es Verilog?Hardware vs SoftwareNiveles de abstracción de diseñoTu primer móduloComentarios4Operadores Parte 1
Operadores aritméticosOperador de móduloOperadores de comparaciónRepaso - Matemáticas simplesOperadores bit a bit7Asignación y Compuertas
Asignación ContinuaAsignación con OperadoresPrimitivas de Compuertas IntegradasCompuertas AND OR NOTCompuertas XOR XNORResumen - Circuito de Compuertas Lógicas10Toma de decisiones
Sentencia IfIf - ElseRepaso - Comparador simpleSentencia CaseCasex y CasezRepaso - Diseño de ALU5Operadores Parte 2
Operadores lógicosOperadores de reducciónOperadores de desplazamientoOperador de concatenaciónOperador condicionalResumen - Desafío de operadores3Sistema de numeración
Representación binariaNúmeros con tamaño definidoNúmeros sin tamaño definidoNúmeros negativosValores especiales X y ZResumen - Formatos de números6Módulos
Estructura del móduloPuertos de entrada y salidaPuertos InoutInstanciación de módulosMapeo de puertos por nombreMapeo de puertos por ordenResumen: Construye un módulo