Bucle While
Parte de la sección Fundamentos del Journey de Verilog de Coddy — lección 59 de 90.
El bucle while repite un bloque de código mientras una condición sea verdadera. A diferencia del bucle for, no tiene un contador integrado — debes actualizar la variable del bucle tú mismo.
Un bucle while comprueba una condición antes de cada iteración. Si la condición es verdadera, el bucle se ejecuta. Si es falsa, el bucle se detiene.
Sintaxis:
while (condition) begin
// Código a repetir
endEjemplo simple
integer i = 0;
while (i < 5) begin
$display("i = %d", i);
i = i + 1;
endSalida:
i = 0
i = 1
i = 2
i = 3
i = 4El bucle se ejecuta mientras i < 5.
While vs For Loop
| For Loop | While Loop | |
|---|---|---|
| Contador | Integrado | Tú lo gestionas |
| Cuándo usar | Número conocido de iteraciones | Desconocido cuándo se detendrá el bucle |
| Sintaxis | for (i=0; i<5; i=i+1) | while (i < 5) |
Bucle While en Testbenches
Los bucles while son útiles cuando no sabes exactamente cuántas iteraciones necesitas:
integer i = 0;
while (i < 16) begin
$display("Testing value %d", i);
i = i + 1;
endFinding a Specific Value
integer i = 0;
reg [7:0] data;
while (data[i] != 1) begin
i = i + 1;
end
$display("First 1 found at position %d", i);Reglas importantes
| Regla | Explicación |
|---|---|
La condition debe volverse falsa | De lo contrario, habrá un bucle infinito |
Actualizar la variable de loop dentro | O el loop nunca termina |
La variable de loop debe ser integer o reg | No puede ser wire |
Usar begin/end para múltiples sentencias | Requerido para más de una línea |
Desafío
Qué hacer:
Añade el bucle while que falta para imprimir números del 0 al 2.
Pruébalo tú mismo
module while_challenge;
integer i;
initial begin
i = 0;
$display("Printing 0 to 2:");
// TODO: Añade un bucle while
// Bucle mientras i < 3
// Dentro, imprime i
// Incrementa i en 1
$finish;
end
endmoduleEsta lección incluye un breve cuestionario. Empieza la lección para responderlo y registrar tu progreso.
Todas las lecciones de Fundamentos
1Introducción
¿Qué es Verilog?Hardware vs SoftwareNiveles de abstracción de diseñoTu primer móduloComentarios4Operadores Parte 1
Operadores aritméticosOperador de móduloOperadores de comparaciónRepaso - Matemáticas simplesOperadores bit a bit7Asignación y Compuertas
Asignación ContinuaAsignación con OperadoresPrimitivas de Compuertas IntegradasCompuertas AND OR NOTCompuertas XOR XNORResumen - Circuito de Compuertas Lógicas10Toma de decisiones
Sentencia IfIf - ElseRepaso - Comparador simpleSentencia CaseCasex y CasezRepaso - Diseño de ALU5Operadores Parte 2
Operadores lógicosOperadores de reducciónOperadores de desplazamientoOperador de concatenaciónOperador condicionalResumen - Desafío de operadores3Sistema de numeración
Representación binariaNúmeros con tamaño definidoNúmeros sin tamaño definidoNúmeros negativosValores especiales X y ZResumen - Formatos de números6Módulos
Estructura del móduloPuertos de entrada y salidaPuertos InoutInstanciación de módulosMapeo de puertos por nombreMapeo de puertos por ordenResumen: Construye un módulo