Diseño de decodificador
Parte de la sección Fundamentos del Journey de Verilog de Coddy — lección 85 de 90.
Desafío
Un decodificador toma un número binario como entrada y activa exactamente una salida basada en ese número. La salida que se activa se llama "one-hot" porque solo un bit está caliente (1) y todos los demás están fríos (0).
Tabla de Verdad (Decodificador de 2 a 4)
| Entrada (in) | out0 | out1 | out2 | out3 |
|---|---|---|---|---|
| 00 | 1 | 0 | 0 | 0 |
| 01 | 0 | 1 | 0 | 0 |
| 10 | 0 | 0 | 1 | 0 |
| 11 | 0 | 0 | 0 | 1 |
Interfaz del Módulo
| Puerto | Dirección | Ancho | Descripción |
|---|---|---|---|
in | input | 2 bits | Entrada binaria (0 a 3) |
out0 | output | 1 bit | Activo cuando in = 00 |
out1 | output | 1 bit | Activo cuando in = 01 |
out2 | output | 1 bit | Activo cuando in = 10 |
out3 | output | 1 bit | Activo cuando in = 11 |
Tu tarea es completar el módulo a continuación utilizando una sentencia case.
Qué hacer:
- Cuando
in = 2'b00,out0 = 1, todos los demás 0 - Cuando
in = 2'b01,out1 = 1, todos los demás 0 - Cuando
in = 2'b10,out2 = 1, todos los demás 0 - Cuando
in = 2'b11,out3 = 1, todos los demás 0
Pruébalo tú mismo
module decoder (
input [1:0] in,
output reg out0,
output reg out1,
output reg out2,
output reg out3
);
// TODO: Agregar bloque always @(*) con case (in)
// 2'b00: out0=1, otros 0
// 2'b01: out1=1, otros 0
// 2'b10: out2=1, otros 0
// 2'b11: out3=1, otros 0
endmoduleTodas las lecciones de Fundamentos
1Introducción
¿Qué es Verilog?Hardware vs SoftwareNiveles de abstracción de diseñoTu primer móduloComentarios4Operadores Parte 1
Operadores aritméticosOperador de móduloOperadores de comparaciónRepaso - Matemáticas simplesOperadores bit a bit7Asignación y Compuertas
Asignación ContinuaAsignación con OperadoresPrimitivas de Compuertas IntegradasCompuertas AND OR NOTCompuertas XOR XNORResumen - Circuito de Compuertas Lógicas10Toma de decisiones
Sentencia IfIf - ElseRepaso - Comparador simpleSentencia CaseCasex y CasezRepaso - Diseño de ALU5Operadores Parte 2
Operadores lógicosOperadores de reducciónOperadores de desplazamientoOperador de concatenaciónOperador condicionalResumen - Desafío de operadores
3Sistema de numeración
Representación binariaNúmeros con tamaño definidoNúmeros sin tamaño definidoNúmeros negativosValores especiales X y ZResumen - Formatos de números6Módulos
Estructura del móduloPuertos de entrada y salidaPuertos InoutInstanciación de módulosMapeo de puertos por nombreMapeo de puertos por ordenResumen: Construye un módulo