Operador condicional
Parte de la sección Fundamentos del Journey de Verilog de Coddy — lección 28 de 90.
El operador condicional ? : selecciona entre dos valores basándose en una condición. También se le llama operador ternario. El operador condicional evalúa una condición y devuelve uno de dos valores:
condition ? value_if_true : value_if_falseSi la condición es verdadera (1), se devuelve el primer valor. Si es falsa (0), se devuelve el segundo valor.
Por qué usar el operador condicional
Es una forma compacta de escribir una lógica simple if-else en una sola línea. Los usos comunes incluyen:
- Seleccionar entre dos señales
- Crear multiplexores
- Establecer valores predeterminados
- Asignaciones condicionales en línea
Sintaxis y ejemplos
Ejemplo básico:
result = (a > b) ? a : b; // result obtiene el mayor de a y bSeleccionar entre valores:
data_out = (enable) ? data_in : 8'b00000000; // Salida de datos si está habilitado, de lo contrario 0Invertir señal condicionalmente:
out = (invert) ? ~in : in; // Si invert es 1, salida invertida; de lo contrario, sin cambiosEjemplo de código
module conditional_demo;
reg [3:0] a, b, max;
reg enable;
reg [3:0] data_in, data_out;
initial begin
a = 4'd7;
b = 4'd9;
enable = 1;
data_in = 4'b1010;
max = (a > b) ? a : b; // 9
data_out = (enable) ? data_in : 4'b0000; // 1010
$display("max = %d", max);
$display("data_out = %b", data_out);
$finish;
end
endmoduleSalida:
max = 9
data_out = 1010Operadores condicionales anidados
Puedes anidar operadores condicionales para selecciones múltiples:
result = (a > b) ? a : (b > c) ? b : c; // Encontrar el mayor de tres valoresUtiliza paréntesis para que las condiciones anidadas sean claras.
Notas importantes
- La condición debe ser un solo bit (o una expresión que se evalúe como 0 o 1)
- Ambas opciones de valor deben tener el mismo ancho de bits
- El operador se puede utilizar en asignaciones continuas (
assign) y bloques procedimentales (always,initial)
Desafío
Escribe las expresiones condicionales correctas para cada tarea.
Qué hacer:
- Establece
maxal mayor entrexey - Establece
absal valor absoluto deval(si es negativo, hazlo positivo) - Establece
output_dataadatasienablees 1, de lo contrario a8'b0
Hoja de referencia
El operador condicional (ternario) ? : selecciona entre dos valores basándose en una condición:
condition ? value_if_true : value_if_falseEjemplos:
max = (a > b) ? a : b; // el mayor de a y b
data_out = (enable) ? data_in : 8'b0; // salida de datos si está habilitado, de lo contrario 0
out = (invert) ? ~in : in; // invertir señal condicionalmenteOperadores condicionales anidados:
result = (a > b) ? a : (b > c) ? b : c; // el mayor de tres valoresNotas:
- La condición debe evaluarse como 0 o 1
- Ambas opciones de valor deben tener el mismo ancho de bits
- Utilizable en bloques
assign,alwayseinitial
Pruébalo tú mismo
module conditional_challenge;
reg [3:0] x, y;
reg [3:0] max;
reg signed [3:0] val;
reg [3:0] abs;
reg enable;
reg [7:0] data;
reg [7:0] output_data;
initial begin
x = 4'd12;
y = 4'd8;
val = -4'sd5;
enable = 1;
data = 8'b10101010;
max = ______; // el mayor de x e y
abs = ______; // valor absoluto de val
output_data = ______; // data si enable, de lo contrario 0
$display("max = %d", max);
$display("abs = %d", abs);
$display("output_data = %b", output_data);
$finish;
end
endmoduleEsta lección incluye un breve cuestionario. Empieza la lección para responderlo y registrar tu progreso.
Todas las lecciones de Fundamentos
1Introducción
¿Qué es Verilog?Hardware vs SoftwareNiveles de abstracción de diseñoTu primer móduloComentarios4Operadores Parte 1
Operadores aritméticosOperador de móduloOperadores de comparaciónRepaso - Matemáticas simplesOperadores bit a bit7Asignación y Compuertas
Asignación ContinuaAsignación con OperadoresPrimitivas de Compuertas IntegradasCompuertas AND OR NOTCompuertas XOR XNORResumen - Circuito de Compuertas Lógicas10Toma de decisiones
Sentencia IfIf - ElseRepaso - Comparador simpleSentencia CaseCasex y CasezRepaso - Diseño de ALU5Operadores Parte 2
Operadores lógicosOperadores de reducciónOperadores de desplazamientoOperador de concatenaciónOperador condicionalResumen - Desafío de operadores3Sistema de numeración
Representación binariaNúmeros con tamaño definidoNúmeros sin tamaño definidoNúmeros negativosValores especiales X y ZResumen - Formatos de números6Módulos
Estructura del móduloPuertos de entrada y salidaPuertos InoutInstanciación de módulosMapeo de puertos por nombreMapeo de puertos por ordenResumen: Construye un módulo