Tipo Reg

Parte de la sección Fundamentos del Journey de Verilog de Coddy — lección 7 de 90.

Reg es el segundo tipo de datos principal en Verilog. A diferencia de wire, un reg almacena un valor. Es una variable que mantiene su valor hasta que algo lo cambie.

reg puede almacenar valores
reg se utiliza en bloques always
reg NO significa "registro" en hardware; simplemente significa “almacenamiento”

Declaración de un reg

reg x;           // reg de un solo bit
reg y, z;        // Múltiples regs en una sola línea

Cómo funciona reg

module reg_example;
  reg x;
  
  initial begin
    x = 0;           // x se convierte en 0
    $display("x = %d", x);  // Imprime: x = 0
    
    x = 1;           // x se convierte en 1
    $display("x = %d", x);  // Imprime: x = 1
  end
endmodule

Desafío

Qué hacer:

Añade un reg llamado count

Hoja de referencia

reg almacena un valor y lo mantiene hasta que se cambia. Se utiliza dentro de bloques always o initial.

reg x;       // reg de un solo bit
reg y, z;    // Múltiples regs

initial begin
  x = 0;  // asignar valor
  x = 1;  // actualizar valor
end

Pruébalo tú mismo

module counter(
  input clk,
  input reset,
  output out   // wire por defecto (quitar reg)
);
  
  // Declarar reg count aquí

  
endmodule

Ponte a prueba

Esta lección incluye un breve cuestionario. Empieza la lección para responderlo y registrar tu progreso.

Tipo Reg

Declaración de un reg

Cómo funciona reg

Hoja de referencia

Todas las lecciones de Fundamentos