If - Else
Parte de la sección Fundamentos del Journey de Verilog de Coddy — lección 53 de 90.
La declaración if-else te permite elegir entre dos acciones diferentes según una condición. Si la condición es verdadera, se ejecuta un bloque. Si es falsa, se ejecuta el otro bloque.
La declaración if-else le da a tu código un punto de decisión: hace una cosa si la condición es verdadera, o hace otra cosa si la condición es falsa.
Sintaxis:
if (condition) begin
// Se ejecuta cuando la condición es verdadera (1)
end else begin
// Se ejecuta cuando la condición es falsa (0)
endEjemplo simple
if (reset) begin
count = 0;
end else begin
count = count + 1;
end- Si
resetes 1 →countse convierte en 0 - Si
resetes 0 →countse incrementa en 1
Sentencias Múltiples
Usa begin y end cuando tengas más de una sentencia:
if (enable) begin
out = data_in;
valid = 1;
end else begin
out = 0;
valid = 0;
endIf-Else con múltiples condiciones
Puedes encadenar sentencias if-else:
if (a > b) begin
max = a;
end else if (b > a) begin
max = b;
end else begin
max = a; // a y b son iguales
endReglas importantes
| Regla | Explicación |
|---|---|
else es opcional | Puedes tener if sin else |
else pertenece al if más cercano | Ten cuidado con el anidamiento |
Usa begin/end para múltiples sentencias | Requerido para más de una línea |
Desafío
Qué hacer:
- Agrega la sentencia
if-elseque falta para hacer que esto funcione. - Cuando
enablesea 1,outdebe ser igual aa & b. - Cuando
enablesea 0,outdebe ser igual aa | b.
Pruébalo tú mismo
module ifelse_challenge;
reg a, b, enable;
reg out;
initial begin
a = 1;
b = 0;
enable = 1;
// TODO: Añade una sentencia if-else
// Si enable es 1: out = a & b
// Si no: out = a | b
$display("out = %d (should be 0 because 1&0=0)", out);
$finish;
end
endmoduleEsta lección incluye un breve cuestionario. Empieza la lección para responderlo y registrar tu progreso.
Todas las lecciones de Fundamentos
1Introducción
¿Qué es Verilog?Hardware vs SoftwareNiveles de abstracción de diseñoTu primer móduloComentarios4Operadores Parte 1
Operadores aritméticosOperador de móduloOperadores de comparaciónRepaso - Matemáticas simplesOperadores bit a bit7Asignación y Compuertas
Asignación ContinuaAsignación con OperadoresPrimitivas de Compuertas IntegradasCompuertas AND OR NOTCompuertas XOR XNORResumen - Circuito de Compuertas Lógicas10Toma de decisiones
Sentencia IfIf - ElseRepaso - Comparador simpleSentencia CaseCasex y CasezRepaso - Diseño de ALU5Operadores Parte 2
Operadores lógicosOperadores de reducciónOperadores de desplazamientoOperador de concatenaciónOperador condicionalResumen - Desafío de operadores3Sistema de numeración
Representación binariaNúmeros con tamaño definidoNúmeros sin tamaño definidoNúmeros negativosValores especiales X y ZResumen - Formatos de números6Módulos
Estructura del móduloPuertos de entrada y salidaPuertos InoutInstanciación de módulosMapeo de puertos por nombreMapeo de puertos por ordenResumen: Construye un módulo