Hardware frente a software
Parte de la sección Fundamentos del Journey de Verilog de Coddy. Lección 2 de 90.
Escribimos código tanto para software como para hardware, pero ¡funcionan de manera completamente diferente! Comprender estas diferencias es la clave para pensar como un diseñador de hardware.
El software se ejecuta paso a paso. El hardware ejecuta todo a la vez.
Software (C, Python, Java):
- Hace una cosa, después la siguiente
- Las variables aparecen y desaparecen
- El tiempo es aproximado
Hardware (Verilog):
- Hace muchas cosas al mismo tiempo
- Los circuitos existen para siempre
- El tiempo es exacto
Ejemplo: Un sitio web carga los pasos uno a uno. Un interruptor de luz se enciende al instante. Esa es la diferencia.
Por qué es importante: Cuando escribes Verilog, estás describiendo un circuito que se ejecuta en paralelo, para siempre y con una temporización precisa.
Pruébalo tú mismo
Esta lección no incluye un desafío de código.
Esta lección incluye un breve cuestionario. Empieza la lección para responderlo y registrar tu progreso.
Todas las lecciones de Fundamentos
1Introducción
Qué es VerilogHardware frente a softwareTu primer móduloComentariosNiveles de abstracción del diseño4Operators Part 1
Arithmetic OperatorsModulo OperatorComparison OperatorsRecap - Simple MathBitwise Operators7Assign And Gates
Continuous AssignmentAssign With OperatorsBuilt In Gate PrimitivesAND OR NOT GatesXOR XNOR GatesRecap - Logic Gate Circuit10Decision Making
If StatementIf - ElseRecap - Simple ComparatorCase StatementCasex And CasezRecap - ALU Design5Operators Part 2
Logical OperatorsReduction OperatorsShift OperatorsConcatenation OperatorConditional OperatorRecap - Operator Challenge3Number System
Binary RepresentationSized NumbersUnsized NumbersNegative NumbersSpecial Values X And ZRecap - Number Formats6Modules
Module StructureInput And Output PortsInout PortsModule InstantiationPort Mapping By NamePort Mapping By OrderRecap - Build A Module9Procedural Blocks
Always BlockInitial BlockSensitivity ListBlocking AssignmentNon Blocking AssignmentRecap - Always vs Initial15Traffic Light Controller
Defining The StatesState Machine LogicPractica por tu cuenta: Compilador de Verilog online