Menu
CoddyTech

Operadores de desplazamiento

Parte de la sección Fundamentos del Journey de Verilog de Coddy. Lección 26 de 90.

Los operadores de desplazamiento mueven bits hacia la izquierda o hacia la derecha dentro de un vector.

Operadores de desplazamiento disponibles

OperadorOperaciónDescripción
<<Desplazamiento lógico a la izquierdaDesplaza los bits hacia la izquierda y rellena con ceros
>>Desplazamiento lógico a la derechaDesplaza los bits hacia la derecha y rellena con ceros
<<<Desplazamiento aritmético a la izquierdaIgual que el desplazamiento lógico a la izquierda
>>>Desplazamiento aritmético a la derechaDesplaza los bits hacia la derecha y conserva el bit de signo

Cómo funcionan

Desplazamiento a la izquierda (<<):

8'b00001010 << 2 = 8'b00101000

Los bits se desplazan a la izquierda. Se rellenan con ceros por la derecha.

Desplazamiento a la derecha (>>):

8'b00001010 >> 2 = 8'b00000010

Los bits se desplazan hacia la derecha. Los ceros rellenan el lado izquierdo.

Ejemplo de código

module shift_demo;
  reg [7:0] original, left_shift, right_shift;
  
  initial begin
    original = 8'b00001010;
    
    left_shift  = original << 2;   // 00001010 → 00101000
    right_shift = original >> 2;   // 00001010 → 00000010
    
    $display("original   = %b", original);
    $display("<< 2       = %b", left_shift);
    $display(">> 2       = %b", right_shift);
    $finish;
  end
endmodule

Salida:

original   = 00001010
<< 2       = 00101000
>> 2       = 00000010

Desplazamiento aritmético a la derecha (>>>)

Para los números con signo, el desplazamiento aritmético a la derecha conserva el bit de signo:

reg signed [7:0] a;
a = -5;                // 11111011
a >>> 2 = 11111110     // Still negative

El desplazamiento lógico (>>) rellenaría con ceros y perdería el signo.

Usos comunes

Multiplicar por una potencia de 2 (desplazamiento a la izquierda):

x << 1    // Multiply by 2
x << 2    // Multiply by 4
x << 3    // Multiply by 8

Dividir por una potencia de 2 (desplazamiento a la derecha):

x >> 1    // Divide by 2
x >> 2    // Divide by 4
x >> 3    // Divide by 8

Extrae un campo:

// Get bits 5-2 from an 8-bit value
field = (data >> 2) & 4'b1111;
challenge icon

Desafío

Escribe las expresiones de desplazamiento correctas para cada tarea.

Qué hacer:

  1. Desplaza a 3 bits a la izquierda y guarda el resultado en left_result
  2. Desplaza a 1 bit a la derecha y guarda el resultado en right_result
  3. Desplaza b 2 bits a la derecha (aritméticamente) y guarda el resultado en arith_result

Pruébalo tú mismo

module shift_challenge;
  reg [7:0] a;
  reg signed [7:0] b;
  reg [7:0] left_result, right_result;
  reg signed [7:0] arith_result;
  
  initial begin
    a = 8'b00010001;
    b = -8'sd16;       // 11110000 en binario
    
    left_result  = ______;   // Desplaza a 3 bits a la izquierda
    right_result = ______;   // Desplaza a 1 bit a la derecha
    arith_result = ______;   // Desplaza b 2 bits a la derecha (aritméticamente)
    
    $display("a = %b", a);
    $display("a << 3 = %b", left_result);
    $display("a >> 1 = %b", right_result);
    $display("b = %b", b);
    $display("b >>> 2 = %b", arith_result);
    $finish;
  end
endmodule
quiz iconPonte a prueba

Esta lección incluye un breve cuestionario. Empieza la lección para responderlo y registrar tu progreso.

Todas las lecciones de Fundamentos

Practica por tu cuenta: Compilador de Verilog online