Recap - Simple Comparator
Parte de la sección Fundamentos del Journey de Verilog de Coddy. Lección 54 de 90.
Desafío
Un comparador de 2 bits es un circuito que compara dos números binarios de 2 bits y determina si uno es mayor que, menor que o igual al otro.
Qué hacer:
Construye un comparador de 2 bits usando instrucciones if-else.
Cómo funciona:
- Cuando
a > b,greaterdebe ser 1, ylessyequaldeben ser 0 - Cuando
a < b,lessdebe ser 1, ygreateryequaldeben ser 0 - Cuando
a == b,equaldebe ser 1, ygreaterylessdeben ser 0
Pruébalo tú mismo
module comparator (
input [1:0] a,
input [1:0] b,
output reg greater,
output reg less,
output reg equal
);
always @(*) begin
// TODO: Añade sentencias if-else para comparar a y b
// Establece greater = 1 si a > b
// Establece less = 1 si a < b
// Establece equal = 1 si a == b
end
endmoduleTodas las lecciones de Fundamentos
1Introducción
Qué es VerilogHardware frente a softwareTu primer móduloComentariosNiveles de abstracción del diseño4Operators Part 1
Arithmetic OperatorsModulo OperatorComparison OperatorsRecap - Simple MathBitwise Operators7Assign And Gates
Continuous AssignmentAssign With OperatorsBuilt In Gate PrimitivesAND OR NOT GatesXOR XNOR GatesRecap - Logic Gate Circuit10Decision Making
If StatementIf - ElseRecap - Simple ComparatorCase StatementCasex And CasezRecap - ALU Design5Operators Part 2
Logical OperatorsReduction OperatorsShift OperatorsConcatenation OperatorConditional OperatorRecap - Operator Challenge3Number System
Binary RepresentationSized NumbersUnsized NumbersNegative NumbersSpecial Values X And ZRecap - Number Formats6Modules
Module StructureInput And Output PortsInout PortsModule InstantiationPort Mapping By NamePort Mapping By OrderRecap - Build A Module9Procedural Blocks
Always BlockInitial BlockSensitivity ListBlocking AssignmentNon Blocking AssignmentRecap - Always vs Initial15Traffic Light Controller
Defining The StatesState Machine LogicPractica por tu cuenta: Compilador de Verilog online