Escribir el banco de pruebas

Parte de la sección Fundamentos del Journey de Verilog de Coddy. Lección 45 de 90.

Desafío

Ahora debemos comprobar si el semisumador funciona correctamente. Añade el código de prueba dentro del bloque initial.

Importante: Antes de añadir la prueba, debes cambiar los puertos del módulo para que la prueba funcione correctamente.

Qué hacer:

Paso 1: Cambiar las declaraciones de los puertos

Cambia input a, b por reg a, b (usa el punto y coma)
Cambia output sum, carry por wire sum, carry (usa el punto y coma)
Elimina por completo los puertos del módulo (el módulo no debe tener ( ))

Paso 2: Añadir el código de prueba

Añade un bloque initial begin
Dentro del bloque, añade:

$display("a b | sum carry"); 
a = 0; b = 0; #1 $display("%d %d |  %d    %d", a, b, sum, carry); 
a = 0; b = 1; #1 $display("%d %d |  %d    %d", a, b, sum, carry); 
a = 1; b = 0; #1 $display("%d %d |  %d    %d", a, b, sum, carry); 
a = 1; b = 1; #1 $display("%d %d |  %d    %d", a, b, sum, carry);

Añade $finish; para finalizar la prueba
Añade end para cerrar el bloque inicial

Pruébalo tú mismo

module half_adder (
  input a,
  input b,
  
  output sum,
  output carry
);
  assign sum = a ^ b;
  assign carry = a & b;
  
endmodule

Todas las lecciones de Fundamentos

2Tipos de datos

Tipo wire Tipo reg Entero y real Vectores Matrices Parámetros Repaso: declarar señales

5Operadores, parte 2

Operadores lógicos Operadores de reducción Operadores de desplazamiento Operador de concatenación Operador condicional Repaso: desafío de operadores

8Proyecto de sumador medio

Escribir el módulo Diseñar la lógica

Escribir el banco de pruebas Lección de proyecto

11Bucles

Bucle For Bucle While Bucle de repetición Bucle infinito Instrucción Disable Repaso: patrones de bucles

14Fundamentos de los testbench

¿Qué es un testbench?Creación de estímulos Visualización y monitorización Dumpfile y Dumpvars Uso de tareas del sistema Repaso: testbench completo

17UART

Contador de bits Máquina de estados

Diseño del transmisor

Banco de pruebas

Practica por tu cuenta: Compilador de Verilog online