Resumen: Patrones de bucles
Parte de la sección Fundamentos del Journey de Verilog de Coddy — lección 63 de 90.
Desafío
Completa las partes que faltan en cada bucle para producir la salida esperada.
Qué hacer:
- Usa un bucle
forpara imprimir los números del 0 al 3 - Usa un bucle
whilepara imprimir los números del 0 al 2 - Usa un bucle
repeatpara imprimir "Hello" 3 veces
Pruébalo tú mismo
module loop_patterns;
integer i;
initial begin
$display("For Loop:");
// TODO: Agregar bucle for (i=0 a 3)
$display("While Loop:");
i = 0;
// TODO: Agregar bucle while (i=0 a 2)
$display("Repeat Loop:");
// TODO: Agregar bucle repeat (imprimir "Hello" 3 veces)
$finish;
end
endmoduleTodas las lecciones de Fundamentos
1Introducción
¿Qué es Verilog?Hardware vs SoftwareNiveles de abstracción de diseñoTu primer móduloComentarios4Operadores Parte 1
Operadores aritméticosOperador de móduloOperadores de comparaciónRepaso - Matemáticas simplesOperadores bit a bit7Asignación y Compuertas
Asignación ContinuaAsignación con OperadoresPrimitivas de Compuertas IntegradasCompuertas AND OR NOTCompuertas XOR XNORResumen - Circuito de Compuertas Lógicas10Toma de decisiones
Sentencia IfIf - ElseRepaso - Comparador simpleSentencia CaseCasex y CasezRepaso - Diseño de ALU5Operadores Parte 2
Operadores lógicosOperadores de reducciónOperadores de desplazamientoOperador de concatenaciónOperador condicionalResumen - Desafío de operadores3Sistema de numeración
Representación binariaNúmeros con tamaño definidoNúmeros sin tamaño definidoNúmeros negativosValores especiales X y ZResumen - Formatos de números6Módulos
Estructura del móduloPuertos de entrada y salidaPuertos InoutInstanciación de módulosMapeo de puertos por nombreMapeo de puertos por ordenResumen: Construye un módulo