Comentarios

Parte de la sección Fundamentos del Journey de Verilog de Coddy — lección 5 de 90.

Los comentarios son notas en tu código que la computadora ignora. Ayudan a explicar qué hace tu código.

1. Comentario de una sola línea

// Este es un comentario de una sola línea
assign c = a & b;  // Los comentarios también pueden ir después del código

Todo lo que sigue después de // es ignorado por la computadora.

2. Comentario multilínea

/* Este es un comentario multilínea
   Puede abarcar varias líneas
   Útil para explicaciones más largas */
assign c = a & b;

Todo lo que esté entre /* y */ se ignora.

Desafío

En este desafío, debes agregar comentarios a un módulo existente.

Qué hacer:

Agrega un comentario de una sola línea en la parte superior explicando qué hace el módulo
// This is a module called 'test'
Agrega un comentario de varias líneas al final del código explicando qué hace el contador
/*
* It has a clock input, a reset input,
* and a 4-bit output called count.
* The initial block prints a message
* to show that comments are ignored.
*/

Hoja de referencia

Los comentarios en Verilog son ignorados por el compilador y se utilizan para explicar el código.

Comentario de una sola línea — todo lo que sigue después de // es ignorado:

// Este es un comentario
assign c = a & b;  // Comentario en línea

Comentario multilínea — todo lo que esté entre /* y */ es ignorado:

/* Esto abarca
   múltiples líneas */
assign c = a & b;

Pruébalo tú mismo


module test(
  input clk,
  input reset,
  output reg [3:0] count
);

  initial $display("Comments are ignored by the computer");
  
endmodule

Ponte a prueba

Esta lección incluye un breve cuestionario. Empieza la lección para responderlo y registrar tu progreso.