Comentarios

Parte de la sección Fundamentos del Journey de Verilog de Coddy. Lección 4 de 90.

Los Comments son notas en tu código que el computer ignora. Ayudan a explicar qué hace tu código.

1. Single-line comment

// Este es un comentario de una sola línea
assign c = a & b;  // Los comentarios también pueden ir después del código

Todo after // es ignored por la computer.

2. Comentario de varias líneas

/* Este es un comentario de varias líneas
   Puede abarcar varias líneas
   Útil para explicaciones más largas */
assign c = a & b;

Todo lo que está entre /* y */ se ignora.

Desafío

En este desafío, necesitas añadir comments a un module existente.

Qué hacer:

Añade un single-line comment en la parte superior que explique qué hace el module
// This is a module called 'test'
Añade un multi-line comment al final del código que explique qué hace el counter
/*
* It has a clock input, a reset input,
* and a 4-bit output called count.
* The initial block prints a message
* to show that comments are ignored.
*/

Pruébalo tú mismo


module test(
  input clk,
  input reset,
  output reg [3:0] count
);

  initial $display("Comments are ignored by the computer");
  
endmodule

Ponte a prueba

Esta lección incluye un breve cuestionario. Empieza la lección para responderlo y registrar tu progreso.

Todas las lecciones de Fundamentos

1Introducción

4Operators Part 1

7Assign And Gates

10Decision Making

13Timing And Delays

16Final Challenges