Repaso: formatos numéricos
Parte de la sección Fundamentos del Journey de Verilog de Coddy. Lección 18 de 90.
Desafío
Completa el código escribiendo los valores correctos en los formatos especificados.
Qué hacer:
- Establece
aen binario de 8 bits para el decimal 170 (10101010) - Establece
ben decimal de 8 bits para 255 - Establece
cen hexadecimal de 16 bits para FF - Establece
den un valor de 4 bits donde el bit 2 sea X (los demás, 1) - Establece
econ todos los bits en Z (4 bits)
Pruébalo tú mismo
module number_formats;
wire [7:0] a, b;
wire [15:0] c;
wire [3:0] d, e;
assign a = ______; // binario de 8 bits para 170
assign b = ______; // decimal de 8 bits para 255
assign c = ______; // hexadecimal de 16 bits para FF
assign d = ______; // 4 bits: el bit 2 es X, los demás 1
assign e = ______; // 4 bits: todos los bits Z
initial begin
$display("a = %b", a);
$display("b = %b", b);
$display("c = %h", c);
$display("d = %b", d);
$display("e = %b", e);
$finish;
end
endmoduleTodas las lecciones de Fundamentos
1Introducción
Qué es VerilogHardware frente a softwareTu primer móduloComentariosNiveles de abstracción del diseño4Operadores, parte 1
Operadores aritméticosOperador móduloOperadores de comparaciónRepaso: matemáticas simplesOperadores bit a bit7Asignaciones y compuertas
Asignación continuaAsignación con operadoresPrimitivas de compuertas integradasCompuertas AND, OR y NOTCompuertas XOR y XNORRepaso: circuito de compuertas lógicas10Toma de decisiones
Sentencia IfIf - ElseRepaso - Comparador simpleSentencia CaseCasex y CasezRepaso - Diseño de ALU5Operadores, parte 2
Operadores lógicosOperadores de reducciónOperadores de desplazamientoOperador de concatenaciónOperador condicionalRepaso: desafío de operadores11Bucles
Bucle ForBucle WhileBucle de repeticiónBucle infinitoInstrucción DisableRepaso: patrones de bucles3Sistema numérico
Representación binariaNúmeros con tamañoNúmeros sin tamañoNúmeros negativosValores especiales X y ZRepaso: formatos numéricos6Módulos
Estructura de módulosPuertos de entrada y salidaPuertos inoutInstanciación de módulosAsignación de puertos por nombreAsignación de puertos por ordenRepaso: construir un móduloPractica por tu cuenta: Compilador de Verilog online