Initial Bloğu

Verilog'da iki prosedürel blok vardır: initial (bir kez çalışır) ve always (sürekli çalışır). Şimdi initial bloğunu ele alalım.

Initial Bloğu Nedir?

initial bloğu simülasyonun başlangıcında (zaman 0'da) yalnızca bir kez çalışır. Tamamlandığında tekrar çalışmaz.

Temel olarak testbench içinde şu amaçlarla kullanılır:

• Başlangıç değerlerini ayarlamak
• Test sinyalleri oluşturmak
• Mesajları görüntülemek
• Simülasyonu başlatmak

Sözdizimi

initial begin
  // İfadeler bir kez, sırayla yürütülür
end

Temel Örnek

initial begin
  $display("Simulation started");
  $display("This runs once");
  $finish;
end

Çıktı:

Simulation started
This runs once

Test Sinyalleri için Initial Bloğunu Kullanma

initial begin
  a = 0;
  #10 a = 1;
  #10 a = 0;
  #10 $finish;
end

Bu, a değerini 0, 10 ve 20. zamanlarda değiştirir.

Initial ve Always

Önemli Notlar

• initial blokları sentezlenebilir değildir. Donanıma dönüştürülemezler
• initial yalnızca testbench'lerde kullanın
• Testbench serbest çalışan bir saat içeriyorsa (ör. always #5 clk = ~clk;), $finish çağırmadığınız sürece simülasyon sonsuza kadar çalışır; yalnızca bir initial bloğu olduğunda, başka olay kalmadığında simülatör kendiliğinden durur, ancak $finish eklemek yine de iyi bir uygulamadır