Initial Bloğu

Verilog'da iki prosedürel blok vardır: initial (bir kez çalışır) ve always (sürekli çalışır). Şimdi initial bloğunu ele alalım.

Initial Bloğu Nedir?

initial bloğu simülasyonun başlangıcında (zaman 0'da) yalnızca bir kez çalışır. Tamamlandığında tekrar çalışmaz.

Başlıca test tezgâhlarında şu amaçlarla kullanılır:

• Başlangıç değerlerini ayarlama
• Test sinyalleri üretme
• Mesajları görüntüleme
• Simülasyonu başlatma

Sözdizimi

initial begin
  // İfadeler sırayla birer kez çalıştırılır
end

Temel Örnek

initial begin
  $display("Simulation started");
  $display("This runs once");
  $finish;
end

Çıktı:

Simulation started
This runs once

Test Sinyalleri için Başlangıç Bloğunu Kullanma

initial begin
  a = 0;
  #10 a = 1;
  #10 a = 0;
  #10 $finish;
end

Bu, a değerini 0, 10 ve 20 anlarında değiştirir.

Initial ve Always

Önemli Notlar

• initial blokları esas olarak simülasyon içindir. Sentez araçları, #10 gibi gecikmeleri veya $display gibi görevleri donanıma dönüştüremez
• initial ifadesini esas olarak test düzeneklerinde kullanın. Bir tasarım modülünde bunu yalnızca FPGA sentez araçları kullanır ve yalnızca bir yazmacın veya belleğin başlangıç değerini ayarlamak için kullanır
• Test düzeneğinde serbest çalışan bir saat varsa (ör. always #5 clk = ~clk;), $finish çağırmadığınız sürece simülasyon sonsuza kadar çalışır; yalnızca bir initial bloğu varsa, olay kalmadığında simülatör kendiliğinden durur, ancak $finish eklemek yine de iyi bir uygulamadır