Case İfadesini Kullanma
Coddy'nin Verilog Journey'sinin Temel Bilgiler bölümünün bir parçası. Ders 66 / 90.
Görev
if-else yerine case ifadesini kullanarak 4'e-1 çoklayıcı oluşturun.
Doğruluk Tablosu
| sel | out |
|---|---|
| 00 | out = in0 |
| 01 | out = in1 |
| 10 | out = in2 |
| 11 | out = in3 |
Yapılacaklar:
mux4to1_caseadlı bir modül oluşturunin0,in1,in2,in3girişlerini ekleyin (her biri 1 bit)selgirişini ekleyin (2 bit)outçıkışını ekleyin (1 bit, türüreg)always @(*)bloğu ekleyin- İçine bir
case (sel)ifadesi ekleyin 2'b00,2'b01,2'b10,2'b11durumlarını ekleyin- Bir
defaultdurumu ekleyin endcaseveendmoduleile kapatın
Kendin dene
// TODO: mux4to1_case adlı module'ü oluştur
// TODO: Girişleri ekle: in0, in1, in2, in3 (her biri 1 bit)
// TODO: sel girişini ekle (2 bit)
// TODO: out çıkışını ekle (reg tipi)
// TODO: always @(*) bloğunu ekle
// TODO: case (sel) ekle
// TODO: case 2'b00: out = in0; ekle
// TODO: case 2'b01: out = in1; ekle
// TODO: case 2'b10: out = in2; ekle
// TODO: case 2'b11: out = in3; ekle
// TODO: default: out = in0; ekle
// TODO: endcase ekle
// TODO: endmodule ekleTemel Bilgiler bölümündeki tüm dersler
4Operatörler Bölüm 1
Aritmetik OperatörlerMod Alma OperatörüKarşılaştırma OperatörleriTekrar - Basit MatematikBit Düzeyi Operatörleri7Atama ve Kapılar
Sürekli AtamaOperatörlerle AtamaYerleşik Kapı PrimitifleriAND, OR ve NOT KapılarıXOR ve XNOR KapılarıÖzet - Mantık Kapısı Devresi10Karar Verme
If İfadesiIf - ElseTekrar - Basit KarşılaştırıcıCase İfadesiCasex ve CasezTekrar - ALU Tasarımı2Veri Türleri
Wire TürüReg TürüTamsayı ve GerçelVektörlerDizilerParametrelerÖzet - Sinyalleri Tanımlama5Operatörler Bölüm 2
Mantıksal Operatörlerİndirgeme OperatörleriKaydırma OperatörleriBirleştirme OperatörüKoşullu OperatörTekrar - Operatör Meydan Okuması11Döngüler
For DöngüsüWhile DöngüsüTekrar DöngüsüSonsuz DöngüDevre Dışı Bırakma İfadesiTekrar - Döngü Kalıpları3Sayı Sistemi
İkili GösterimBoyutlu SayılarBoyutsuz SayılarNegatif SayılarÖzel X ve Z DeğerleriTekrar - Sayı Biçimleri6Modüller
Modül YapısıGiriş ve Çıkış PortlarıÇift Yönlü PortlarModül ÖrneklendirmeAda Göre Port EşlemeSıraya Göre Port EşlemeTekrar - Bir Modül Oluşturma9Prosedürel Bloklar
Always BloğuInitial BloğuDuyarlılık ListesiBloklayıcı AtamaBloklamayan AtamaTekrar - Always ve Initial Karşılaştırması15Trafik Işığı Denetleyicisi
Durumları TanımlamaDurum Makinesi MantığıKendi başına pratik yap: Online Verilog derleyicisi