Menu
Coddy logo textTech

Modülü Yazma

Coddy'nin Verilog Journey'sinin Temeller bölümünün bir parçası — ders 43 / 90.

challenge icon

Görev

Bir yarım toplayıcı (half adder), iki tek biti toplayan ve size şunları söyleyen bir devredir:

  • sum — sonuç (0 veya 1)
  • carry — bir elde (overflow) varsa (her iki giriş de 1 olduğunda 1)

Örnek

absumcarry
00elde yok
011elde yok
101elde yok
110elde var (carry = 1)

İkilik (binary) sistemde 1 + 1 topladığınızda, sonuç 1 elde ile 0 olur (tıpkı onluk sistemde 5 + 5 = 1 elde ile 0 olması gibi).

Mantık (logic) eklemeden önce, half adder devremizi tutacak boş kabuk olan module kapsayıcısını oluşturmamız gerekir.

Bir half adder için görevler şunlardır:

  1. half_adder adında bir module oluşturun
  2. İki giriş ekleyin: a ve b
  3. İki çıkış ekleyin: sum ve carry

Kendin dene

  // Görev 1: half_adder adında bir modül oluştur

  // Görev 2: İki giriş ekle: a ve b
  
  // Görev 3: İki çıkış ekle: sum ve carry

  // Mantık daha sonra eklenecek

Temeller bölümündeki tüm dersler