Modülü Yazma

Coddy'nin Verilog Journey'sinin Temel Bilgiler bölümünün bir parçası. Ders 43 / 90.

Görev

Yarım toplayıcı, iki tek biti toplayan ve size şunları söyleyen bir devredir:

sum: sonuç (0 veya 1)
carry: taşma olup olmadığı (her iki giriş de 1 olduğunda 1)

Örnek

a	b	sum	carry
0	0	0	taşma yok
0	1	1	taşma yok
1	0	1	taşma yok
1	1	0	taşma (carry = 1)

İkilik sistemde 1 + 1 eklediğinizde sonuç, 1 taşıma ile 0 olur (tıpkı onluk sistemde 5 + 5 = 0 sonucunun 1 taşıma ile elde edilmesi gibi).

Mantığı eklemeden önce modül kapsayıcısını oluşturmamız gerekir: yarım toplayıcı devremizi barındıracak boş kabuk.

Yarım toplayıcı için görevler şunlardır:

half_adder adlı bir modül oluşturun
İki giriş ekleyin: a ve b
İki çıkış ekleyin: sum ve carry

Kendin dene

  // Görev 1: half_adder adında bir modül oluştur

  // Görev 2: İki giriş ekle: a ve b
  
  // Görev 3: İki çıkış ekle: sum ve carry

  // Mantık daha sonra eklenecek

Temel Bilgiler bölümündeki tüm dersler

2Veri Türleri

Wire Türü Reg Türü Tamsayı ve Gerçel Vektörler Diziler Parametreler Özet - Sinyalleri Tanımlama

5Operatörler Bölüm 2

Mantıksal Operatörler İndirgeme Operatörleri Kaydırma Operatörleri Birleştirme Operatörü Koşullu Operatör Tekrar - Operatör Meydan Okuması

8Yarım Toplayıcı Projesi

Modülü YazmaMantığı Tasarlama

Testbench Yazma

11Döngüler

For Döngüsü While Döngüsü Tekrar Döngüsü Sonsuz Döngü Devre Dışı Bırakma İfadesi Tekrar - Döngü Kalıpları

14Testbench Temelleri

Testbench Nedir Uyarıcı Oluşturma Görüntüleme ve İzleme Dumpfile ve Dumpvars System Task'lerini Kullanma Tekrar - Tam Testbench

17UART

Bit sayacı Durum makinesi

Verici tasarımı

Testbench

Kendi başına pratik yap: Online Verilog derleyicisi