Vectors

Bir vector, çok bitli bir wire veya reg'dir. Tek bir bit yerine vector'ler, data bus'larıyla çalışmanı sağlar. Bir araya getirilmiş bitlerden oluşan bir koleksiyondur.

Not: vector ayrı bir veri türü değildir. Bu, yalnızca wire veya reg türünün çok bitli bir sürümüdür.

wire single;        // Tek bit
wire [7:0] bus;     // 8-bit vektör (bitler 7'den 0'a)

Bir vector tanımlamak için, MSB en anlamlı bit ve LSB en az anlamlı bit olmak üzere [MSB:LSB] söz dizimini kullanırsın.

wire [3:0] a;       // 4-bit wire vektörü
reg [7:0] data;     // 8-bit reg vektörü
wire [15:0] addr;   // 16-bit wire vektörü

Bitlere Erişme

Bir vector içindeki tek tek bitlere veya dilimlere eriştiğinde, bit konumları (indeksler) için ondalık sayıları ve atamalar için ikili değerleri (0 veya 1) kullanırsın.

Bunun nedeni, bir bit konumunun doğal olarak ondalık bir sayı ile ifade edilen bir konum (bir adres gibi) olması; o bitte depolanan değerin ise yalnızca 0 veya 1, yani ikili bir seçim olabilmesidir.

Örneğin, data[0] “sıfır numaralı bit” anlamına gelir ve = 1 “onu high olarak ayarla” anlamına gelir. Tek bir bit'e 75 gibi bir ondalık sayı atamak 75'i depolamaz; Verilog yalnızca en düşük bit'i sessizce korur, bu nedenle her zaman açıkça 0 veya 1 yazın.

reg [7:0] data;

data = 170;  
data[0] = 1;             // LSB'yi 1 yap
data[7] = 0;             // MSB'yi 0 yap
data[3:1] = 3'b101;      // Set bits 3,2,1 to 101 (binary remains)

Bit Sırası

Bitlerin sırası önemlidir:

wire [3:0] a;     // a[3] MSB'dir, a[0] LSB'dir
wire [0:3] b;     // b[0] MSB'dir, b[3] LSB'dir (daha az yaygın)

Çoğu tasarımcı, MSB solda olacak şekilde [MSB:LSB] biçimini kullanır.

Değer Atama

reg [3:0] a;

a = 10;       
a = 5;         
a = 3;        

Vektör Dilimleri

Bir bits aralığına erişebilirsiniz:

reg [15:0] word;

word[15:8] = 255;        // Üst baytı ata (8'hFF = 255)
word[7:0]  = 0;          // Alt baytı ata (8'h00 = 0)
word[3:1]  = 3'b101;     // Assign a slice