Durumları Tanımlama
Coddy'nin Verilog Journey'sinin Temeller bölümünün bir parçası — ders 79 / 90.
Görev
Bir trafik ışığı kontrolcüsü, belirli zaman aralıklarıyla farklı ışık durumları (Kırmızı, Sarı, Yeşil) arasında döngü yapan sonlu bir durum makinesidir. Bir sonlu durum makinesi (FSM), sınırlı sayıda durumdan birinde bulunabilen bir devredir. Girişlere veya zamanlamaya bağlı olarak bir durumdan diğerine geçer.
Bu projede, basit bir kavşak için bir trafik ışığı kontrolcüsü inşa edeceksiniz. Trafik ışığının üç çıkışı vardır:
| İşık | Output | Anlamı |
|---|---|---|
| Kırmızı | red = 1 | Dur |
| Sarı | yellow = 1 | Dikkat |
| Yeşil | green = 1 | Geç |
Işıklar şu sırayla döngü yapar:
Green → Yellow → Red → Green → …
Zamanlama Sırası
state | Süre | Sonraki Durum |
|---|---|---|
green | 30 saniye | yellow |
yellow | 10 saniye | red |
red | 40 saniye | green |
Bu derste, trafik ışığı kontrolcüsü için durumları tanımlayacaksınız.
Bir trafik ışığının üç olası durumu vardır:
state | İşık | Kod |
|---|---|---|
green | Yeşil ışık AÇIK | 2'b00 |
yellow | Sarı ışık AÇIK | 2'b01 |
red | Kırmızı ışık AÇIK | 2'b10 |
Eksik bölümleri ekleyerek module yapısını tamamlayın.
Yapılacaklar:
Durum kodlamasını tanımlayın: 0=green, 1=yellow, 2=red
stateadında 2 bitlik birregistertanımlayın (Declare)- 40 saniyeye kadar zamanlama için
counteradında 6 bitlik birregistertanımlayın (Declare) - Çıkış atamalarını (
assignments) ekleyin:state0 olduğunda:green = 1,yellow = 0,red = 0state1 olduğunda:green = 0,yellow = 1,red = 0state2 olduğunda:green = 0,yellow = 0,red = 1
Kendin dene
module traffic_light (
input clk,
input reset,
output reg red,
output reg yellow,
output reg green
);
// TODO: Görev 1 - Durum register'ını tanımla (2 bit)
// TODO: Görev 2 - Sayıcı register'ını tanımla (6 bit)
// TODO: Görev 3 - case (state) kullanarak çıkış atamaları
// durum 0: green=1, yellow=0, red=0
// durum 1: green=0, yellow=1, red=0
// durum 2: green=0, yellow=0, red=1
endmoduleTemeller bölümündeki tüm dersler
4Operatörler Bölüm 1
Aritmetik OperatörlerModül OperatörüKarşılaştırma OperatörleriÖzet - Basit MatematikBitsel Operatörler7Atama ve Kapılar
Sürekli AtamaOperatörlerle AtamaYerleşik Kapı PrimitifleriAND OR NOT KapılarıXOR XNOR KapılarıÖzet - Mantık Kapısı Devresi10Karar Yapıları
If İfadesiIf - ElseÖzet - Basit KarşılaştırıcıCase İfadesiCasex ve CasezÖzet - ALU Tasarımı5Operatörler Bölüm 2
Mantıksal Operatörlerİndirgeme OperatörleriKaydırma OperatörleriBirleştirme OperatörüKoşullu OperatörÖzet - Operatör Meydan Okuması11Döngüler
For DöngüsüWhile DöngüsüRepeat DöngüsüSonsuz DöngüDevre Dışı Bırakma İfadesiÖzet - Döngü Kalıpları3Sayı Sistemleri
İkilik GösterimBoyutlandırılmış SayılarBoyutlandırılmamış SayılarNegatif SayılarÖzel Değerler X ve ZÖzet - Sayı Formatları6Modüller
Modül YapısıGiriş ve Çıkış PortlarıInout PortlarıModül Örneklendirmeİsme Göre Port EşlemeSıraya Göre Port EşlemeÖzet - Bir Modül Oluşturun9Prosedürel Bloklar
Always BloğuInitial BloğuDuyarlılık ListesiEngelleyici AtamaEngelleyici Olmayan AtamaÖzet - Always vs Initial15Trafik Işığı Kontrolcüsü
Durumları TanımlamaDurum Makinesi Mantığı