4 Bitlik Sayaç

Coddy'nin Verilog Journey'sinin Temel Bilgiler bölümünün bir parçası. Ders 84 / 90.

Görev

0'dan 15'e kadar sayan ve tekrar 0'a dönen 4 bitlik bir sayaç oluşturun.

Modül Arayüzü

Bağlantı noktası	Yön	Genişlik	Açıklama
`clk`	girdi	1 bit	Saat sinyali
`reset`	girdi	1 bit	Sayaç 0'a sıfırlanır
`count`	çıktı	4 bit	Sayacın mevcut değeri

Doğruluk Tablosu

Saat Döngüsü	count
Sıfırlamadan sonra	0
1	1
2	2
...	...
15	15
16	0 (başa döner)

Aşağıdaki modülü tamamlamak sizin görevinizdir.

Yapılacaklar:

reset etkin olduğunda count değerini 0 olarak ayarlayın
Her yükselen saat kenarında count değerini 1 artırın
count 15'e ulaştığında, sonraki artırma işlemi 0'a dönmelidir

Kendin dene

module counter (
  input clk,
  input reset,
  output reg [3:0] count
);
  
  // TODO: posedge clk ve posedge reset ile always bloğu ekle
  // Reset'te: count <= 0
  // Aksi halde: count <= count + 1

endmodule

Temel Bilgiler bölümündeki tüm dersler

Kendi başına pratik yap: Online Verilog derleyicisi