Kaydırmalı Kaydedici

Coddy'nin Verilog Journey'sinin Temeller bölümünün bir parçası — ders 86 / 90.

Görev

Bir shift register (kaydırmalı kaydedici), her saat kenarında veriyi soldan sağa kaydırır. Her bir bit bir sonraki konuma geçer.

4-bit Shift Register Nasıl Çalışır?

Initial: q0=0, q1=0, q2=0, q3=0
Clock 1: q0 = d, q1 = old q0, q2 = old q1, q3 = old q2
Clock 2: q0 = d, q1 = old q0, q2 = old q1, q3 = old q2

4 saat döngüsünden sonra, ilk giriş biti q3'e ulaşır.

Modül Arayüzü

Port	Yön	Genişlik	Açıklama
`clk`	input	1 bit	Clock sinyali
`reset`	input	1 bit	Tüm çıkışları 0'a sıfırla
`d`	input	1 bit	Data girişi
`q0`	output	1 bit	Birinci flip-flop çıkışı
`q1`	output	1 bit	İkinci flip-flop çıkışı
`q2`	output	1 bit	Üçüncü flip-flop çıkışı
`q3`	output	1 bit	Dördüncü flip-flop çıkışı

Göreviniz aşağıdaki modülü tamamlamaktır.

Yapılacaklar:

reset durumunda, tüm çıkışları 0 olarak ayarlayın
Her yükselen saat kenarında veriyi soldan sağa kaydırın:
1. q0, d değerini alır
2. q1, old q0 değerini alır
3. q2, old q1 değerini alır
4. q3, old q2 değerini alır

Kendin dene

module shift_register (
  input clk,
  input reset,
  input d,
  output reg q0,
  output reg q1,
  output reg q2,
  output reg q3
);
  
  // TODO: always @(posedge clk or posedge reset) ekle
  // Reset'te: q0<=0, q1<=0, q2<=0, q3<=0
  // Aksi halde: veriyi kaydır: q0 <= d, q1 <= q0, q2 <= q1, q3 <= q2

endmodule

Temeller bölümündeki tüm dersler

1Giriş

Verilog Nedir?Donanım ve Yazılım Tasarım Soyutlama Seviyeleri İlk Modülünüz Yorum Satırları

4Operatörler Bölüm 1

Aritmetik Operatörler Modül Operatörü Karşılaştırma Operatörleri Özet - Basit Matematik Bitsel Operatörler

7Atama ve Kapılar

Sürekli Atama Operatörlerle Atama Yerleşik Kapı Primitifleri AND OR NOT Kapıları XOR XNOR Kapıları Özet - Mantık Kapısı Devresi

10Karar Yapıları

If İfadesi If - Else Özet - Basit Karşılaştırıcı Case İfadesi Casex ve Casez Özet - ALU Tasarımı

13Zamanlama ve Gecikmeler

Gecikmeler Nedir Kapı Gecikmeleri Atama Gecikmeleri Timescale Direktifi Clock Üretimi Özet - Zamanlama Kontrolü

16Final Meydan Okumaları

4 Bit Sayacı Kod Çözücü TasarımıKaydırmalı Kaydedici