Menu
Coddy logo textTech

Conditional Operator

Coddy'nin Verilog Journey'sinin Temeller bölümünün bir parçası. Ders 28 / 90.

Koşullu işleç, bir koşula göre iki değer arasından seçim yapar. Üçlü işleç olarak da adlandırılır. Koşullu işleç bir koşulu değerlendirir ve iki değerden birini döndürür:

condition ? value_if_true : value_if_false

condition doğruysa (1), ilk değer döndürülür. Yanlışsa (0), ikinci değer döndürülür.

Koşullu Operatör Neden Kullanılır?

Basit if-else mantığını tek bir satırda yazmanın kompakt bir yoludur. Yaygın kullanımları şunlardır:

  • İki signal arasında seçim yapma
  • Çoklayıcılar oluşturma
  • Varsayılan values ayarlama
  • Satır içi koşullu atamalar

Sözdizimi ve Örnekler

Temel örnek:

result = (a > b) ? a : b;   // result, a ve b'nin büyüğünü alır

values arasında seçim yap:

data_out = (enable) ? data_in : 8'b00000000;   // Output data if enabled, else 0

Invert signal conditionally:

out = (invert) ? ~in : in;   // Eğer invert 1 ise, çıktı ters çevrilir; aksi halde değişmez

Kod Örneği

module conditional_demo;
  reg [3:0] a, b, max;
  reg enable;
  reg [3:0] data_in, data_out;
  
  initial begin
    a = 4'd7;
    b = 4'd9;
    enable = 1;
    data_in = 4'b1010;
    
    max = (a > b) ? a : b;           // 9
    data_out = (enable) ? data_in : 4'b0000;   // 1010
    
    $display("max = %d", max);
    $display("data_out = %b", data_out);
    $finish;
  end
endmodule

Output:

max = 9
data_out = 1010

İç İçe Koşullu Operatörler

Birden fazla seçim için koşullu operatörleri iç içe yerleştirebilirsiniz:

result = (a > b) ? a : (b > c) ? b : c;   // a > b ise a, aksi halde b ve c'nin büyüğü

İç içe koşulları anlaşılır kılmak için parantez kullanın.

Önemli Notlar

  • Koşul tek bir bit (veya 0 ya da 1 olarak değerlendirilen bir ifade) olmalıdır
  • Her iki value seçeneğini de aynı bit genişliğinde tutun; farklılarsa Verilog daha dar olanı sessizce genişletir
  • Operatör, sürekli atamalarda (assign) ve prosedürel bloklarda (always, initial) kullanılabilir
challenge icon

Görev

Her görev için doğru koşullu ifadeleri yazın.

Yapılacaklar:

  1. max değerini x ve y değerlerinden larger olanına ayarlayın
  2. abs değerini val değerinin absolute değerine ayarlayın (negatifse pozitif yapın)
  3. enable 1 ise output_data değerini data değerine, aksi takdirde 8'b0 değerine ayarlayın

Kendin dene

module conditional_challenge;
  reg [3:0] x, y;
  reg [3:0] max;
  reg signed [3:0] val;
  reg [3:0] abs;
  reg enable;
  reg [7:0] data;
  reg [7:0] output_data;
  
  initial begin
    x = 4'd12;
    y = 4'd8;
    val = -4'sd5;
    enable = 1;
    data = 8'b10101010;
    
    max = ______;          // x ve y'nin büyüğü
    abs = ______;          // val'in mutlak değeri
    output_data = ______;  // enable ise data, değilse 0
    
    $display("max = %d", max);
    $display("abs = %d", abs);
    $display("output_data = %b", output_data);
    $finish;
  end
endmodule
quiz iconKendini test et

Bu ders kısa bir quiz içerir. Soruları yanıtlamak ve ilerlemeni kaydetmek için derse başla.

Temeller bölümündeki tüm dersler

Kendi başına pratik yap: Online Verilog derleyicisi