Menu
Coddy logo textTech

Boyutlu Sayılar

Coddy'nin Verilog Journey'sinin Temel Bilgiler bölümünün bir parçası. Ders 14 / 90.

Verilog'da belirli bir boyuta sahip bir sayı tanımlamanın bir yolu vardır. Buna boyutlandırılmış sayı denir. Bu, sayınızın kaç bit içerdiği konusundaki karışıklığı önlediği ve donanımınızın tam olarak beklendiği gibi çalışmasını sağladığı için kullanışlıdır.

Boyutlandırılmış bir sayı şu biçimi izler: [bits]'[format][value]

  • <strong>bits</strong>: bit sayısı (örneğin, 8)
  • <strong>'</strong>: boyutu biçimden ayıran kesme işareti (gerekli)
  • <strong>format</strong>: sayının tabanı: ikili için b, ondalık için d, onaltılık için h veya sekizlik için o
  • <strong>value</strong>: gerçek sayı (örneğin, 1010)

Örneğin:

  • 4'b1010: 4 bit, ikilik 1010 (ondalık 10)
  • 8'd255: 8 bit, ondalık 255 (ikilik 11111111)
  • 16'hFF: 16 bit, onaltılık FF (ikilik 0000000011111111)
  • 3'b1: 3 bit, ikilik 001 (soldaki bitler sıfırlarla doldurulur)

Kod Örneği:

reg [7:0] data;

data = 8'b10101010;   // 8 bits, binary 10101010
data = 8'd170;        // 8 bit, ondalık 170
data = 8'hAA;         // 8 bits, hex AA

Her üç örnek de data değişkenine aynı değeri atar.

Boyut Neden Önemlidir

Boyut olmadan:

reg [7:0] data;
data = 1;        // Bu ne anlama geliyor? 1 bit? 8 bit?

Verilog, küçük sayıların varsayılan olarak 32 bit olduğunu varsayar; bu da sorunlara yol açabilir.

Boyutla:

reg [7:0] data;
data = 8'b00000001;   // Clear: 8-bit value 1

Sıfır Dolgusu

Daha büyük bir vektöre daha küçük bir değer atadığınızda Verilog, sol bitleri sıfırlarla doldurur:

reg [7:0] data;
data = 4'b1010;    // Becomes 8'b00001010
challenge icon

Görev

Doğru boyuttaki sayıları yazarak kodu tamamlayın.

Yapılacaklar:

  1. a değerini, ondalık 170 için 8 bitlik ikili sayı olarak ayarlayın (ikili 10101010)
  2. b değerini, ondalık 12 için 4 bitlik ikili sayı olarak ayarlayın (ikili 1100)
  3. c değerini, ondalık 255 için 16 bitlik onaltılık sayı olarak ayarlayın (onaltılık FF)

Kendin dene

module sized_challenge;
  reg [7:0] a;
  reg [3:0] b;
  reg [15:0] c;
  
  initial begin
    a = ______;   // 170 için 8-bit ikili (10101010)
    b = ______;   // 12 için 4-bit ikili (1100)
    c = ______;   // 255 için 16-bit hex (FF)
    
    $display("a = %b", a);
    $display("b = %b", b);
    $display("c = %h", c);
    $finish;
  end
endmodule
quiz iconKendini test et

Bu ders kısa bir quiz içerir. Soruları yanıtlamak ve ilerlemeni kaydetmek için derse başla.

Temel Bilgiler bölümündeki tüm dersler

Kendi başına pratik yap: Online Verilog derleyicisi