Boyutlandırılmış Sayılar

Coddy'nin Verilog Journey'sinin Temeller bölümünün bir parçası — ders 14 / 90.

Verilog'ta belirli bir boyuta sahip bir sayıyı bildirmenin bir yolu vardır. Buna boyutlandırılmış sayı (sized number) denir. Sayınızın kaç bite sahip olduğu konusundaki kafa karışıklığını önlediği ve donanımınızın tam olarak beklendiği gibi davranmasını sağladığı için oldukça kullanışlıdır.

Boyutlandırılmış bir sayı şu biçimi izler: [bits]'[format][value]

bits — bit sayısı (örneğin, 8)
' — boyutu biçimden ayıran bir kesme işareti (zorunlu)

format — sayının tabanı: ikili (binary) için b, ondalık (decimal) için d, altınaltıIık (hexadecimal) için h veya sekizlik (octal) için o
value — gerçek sayı (örneğin, 1010)

Örneğin:

4'b1010 — 4 bit, ikili (binary) 1010 (onluk 10)
8'd255 — 8 bit, onluk (decimal) 255 (ikili 11111111)
16'hFF — 16 bit, onaltılık (hex) FF (ikili 0000000011111111)
3'b1 — 3 bit, ikili 001 (soldaki bitler sıfır ile doldurulur)

Kod Örneği:

reg [7:0] data;

data = 8'b10101010;   // 8 bits, binary 10101010
data = 8'd170;        // 8 bit, ondalık 170
data = 8'hAA;         // 8 bits, hex AA

Üç örneğin tümü data değişkenine aynı değeri atar.

Boyut Neden Önemlidir

Boyut olmadan:

reg [7:0] data;
data = 1;        // Bu ne anlama geliyor? 1 bit mi? 8 bit mi?

Verilog varsayılan olarak küçük sayıların 32 bit olduğunu varsayar, bu da sorunlara yol açabilir.

Boyut ile:

reg [7:0] data;
data = 8'b00000001;   // Clear: 8-bit value 1

Sıfır Dolgusu (Zero Padding)

Daha küçük bir değeri daha büyük bir vektöre atadığınızda, Verilog sol taraftaki bitleri sıfırlarla doldurur:

reg [7:0] data;
data = 4'b1010;    // Becomes 8'b00001010

Görev

Doğru boyutlandırılmış sayıları yazarak kodu tamamlayın.

Yapılacaklar:

a değişkenini onluk 170 (ikilik 10101010) için 8-bitlik bir ikilik sayıya ayarlayın
b değişkenini onluk 12 (ikilik 1100) için 4-bitlik bir ikilik sayıya ayarlayın
c değişkenini onluk 255 (onaltılık FF) için 16-bitlik bir onaltılık sayıya ayarlayın

Kendin dene

module sized_challenge;
  reg [7:0] a;
  reg [3:0] b;
  reg [15:0] c;
  
  initial begin
    a = ______;   // 170 için 8-bit ikili (10101010)
    b = ______;   // 12 için 4-bit ikili (1100)
    c = ______;   // 255 için 16-bit onaltılık (FF)
    
    $display("a = %b", a);
    $display("b = %b", b);
    $display("c = %h", c);
    $finish;
  end
endmodule