Özet - Zamanlama Kontrolü
Coddy'nin Verilog Journey'sinin Temeller bölümünün bir parçası — ders 72 / 90.
Görev
Bu meydan okuma; gecikmeler, kapı gecikmeleri (gate delays), atama gecikmeleri (assignment delays), zaman ölçeği (timescale) ve saat üretimi (clock generation) konularındaki anlayışınızı test eder.
Neler yapmalı:
1ns / 1psile birtimescaleyönergesi ekleyin- Her 5 zaman biriminde bir değişen (toggle) bir saat (clock) üretin
- 3 zaman birimi kapı gecikmesine sahip bir AND kapısı ekleyin
- 2 zaman birimi sonra
adeğerinibdeğişkenine atamak için bir atama gecikmesi kullanın (adeğerini hemen okuyun)
Kendin dene
// TODO: Zaman ölçeği yönergesini ekleyin (1ns / 1ps)
module timing_challenge;
reg clk;
reg a, b;
wire out;
initial begin
clk = 0;
end
// TODO: Her 5 zaman biriminde bir değişen saat sinyali oluşturun
// TODO: 3 zaman birimi gecikmeli AND kapısı ekleyin (girişler a, b, çıkış out)
initial begin
$monitor("Time %0t: clk=%b, a=%b, b=%b, out=%b", $time, clk, a, b, out);
a = 1;
// TODO: a'yı 2 zaman birimi sonra b'ye atamak için atama gecikmesi kullanın
// a'yı şimdi oku, 2 zaman birimi sonra b'ye ata
#20;
$finish;
end
endmoduleTemeller bölümündeki tüm dersler
4Operatörler Bölüm 1
Aritmetik OperatörlerModül OperatörüKarşılaştırma OperatörleriÖzet - Basit MatematikBitsel Operatörler7Atama ve Kapılar
Sürekli AtamaOperatörlerle AtamaYerleşik Kapı PrimitifleriAND OR NOT KapılarıXOR XNOR KapılarıÖzet - Mantık Kapısı Devresi10Karar Yapıları
If İfadesiIf - ElseÖzet - Basit KarşılaştırıcıCase İfadesiCasex ve CasezÖzet - ALU Tasarımı13Zamanlama ve Gecikmeler
Gecikmeler NedirKapı GecikmeleriAtama GecikmeleriTimescale DirektifiClock ÜretimiÖzet - Zamanlama Kontrolü5Operatörler Bölüm 2
Mantıksal Operatörlerİndirgeme OperatörleriKaydırma OperatörleriBirleştirme OperatörüKoşullu OperatörÖzet - Operatör Meydan Okuması11Döngüler
For DöngüsüWhile DöngüsüRepeat DöngüsüSonsuz DöngüDevre Dışı Bırakma İfadesiÖzet - Döngü Kalıpları3Sayı Sistemleri
İkilik GösterimBoyutlandırılmış SayılarBoyutlandırılmamış SayılarNegatif SayılarÖzel Değerler X ve ZÖzet - Sayı Formatları6Modüller
Modül YapısıGiriş ve Çıkış PortlarıInout PortlarıModül Örneklendirmeİsme Göre Port EşlemeSıraya Göre Port EşlemeÖzet - Bir Modül Oluşturun9Prosedürel Bloklar
Always BloğuInitial BloğuDuyarlılık ListesiEngelleyici AtamaEngelleyici Olmayan AtamaÖzet - Always vs Initial15Trafik Işığı Kontrolcüsü
Durumları TanımlamaDurum Makinesi Mantığı