Geçişleri Zamanlama

Coddy'nin Verilog Journey'sinin Temeller bölümünün bir parçası — ders 81 / 90.

Görev

Bu derste, her bir ışığın ne kadar süre yanık kalacağını kontrol eden sayaç mantığını (counter logic) ekleyeceksiniz. Sayaç, önceden ayarlanmış bir değerden sıfıra doğru geri sayar ve ardından bir sonraki durum değişikliğini tetikler.

Zamanlama Gereksinimleri

Durum	Süre	Sayaç Değeri
Green	30 saniye	30
Yellow	10 saniye	10
Red	40 saniye	40

Sayaç Nasıl Çalışır?

Bir durum başladığında, sayaca süre değeri yüklenir
Her saat darbesinde (clock tick), sayaç 1 azalır
Sayaç 0'a ulaştığında, bir sonraki duruma geçme zamanı gelmiştir

Göreviniz, durum makinesine eksik olan sayaç mantığını eklemektir.

Yapılması gerekenler:

Bir reg [5:0] counter bildirimi ekleyin
Reset anında, counter değerini 0 yapın
counter == 0 olduğunda:
- Bir sonraki durumun süresini sayaca yükleyin
- Bir sonraki duruma geçin
Aksi takdirde, her saat darbesinde sayacı 1 azaltın

Kendin dene

module traffic_light (
  input clk,
  input reset,
  output reg red,
  output reg yellow,
  output reg green
);

  reg [1:0] state;
  // TODO: Sayaç kaydını tanımlayın (6 bit)
  

  // Çıkış atamaları
  always @(*) begin
    case (state)
      0: begin green = 1; yellow = 0; red = 0; end
      1: begin green = 0; yellow = 1; red = 0; end
      2: begin green = 0; yellow = 0; red = 1; end
      default: begin green = 0; yellow = 0; red = 1; end
    endcase
  end

  // Zamanlamalı durum makinesi
  always @(posedge clk or posedge reset) begin
    if (reset) begin
      state <= 2;      // Kırmızıdan başla
      // TODO: Sayacı 0'a ayarla
      
    end else begin
      if (counter == 0) begin
        case (state)
          0: begin
            state <= 1;
            // TODO: Sarı için sayacı yükle (10 saniye)
            
          end
          1: begin
            state <= 2;
            // TODO: Kırmızı için sayacı yükle (40 saniye)
            
          end
          2: begin
            state <= 0;
            // TODO: Yeşil için sayacı yükle (30 saniye)
            
          end
        endcase
      end else begin
        // TODO: Sayacı 1 azalt
        
      end
    end
  end

endmodule