Tekrar - ALU Tasarımı

Coddy'nin Verilog Journey'sinin Temel Bilgiler bölümünün bir parçası. Ders 57 / 90.

Görev

Bir ALU (Aritmetik Mantık Birimi), iki giriş alan, bunlar üzerinde bir işlem gerçekleştiren ve bir çıkış üreten dijital bir devredir. Bir seçme sinyaline bağlı olarak iki giriş üzerinde aritmetik ve mantık işlemleri gerçekleştirir. select sinyali, yürütülecek bir işlemi seçer.

Nasıl çalışır?

select	İşlem	Çıkış
`2'b00`	Toplama	`a + b`
`2'b01`	Çıkarma	`a - b`
`2'b10`	Bit düzeyinde AND	`a & b`
`2'b11`	Bit düzeyinde OR	`a \| b`

`case` ifadesini kullanarak basit bir ALU oluşturun.

Yapılacaklar:

alu adlı bir modül oluşturun
Girişleri ekleyin: a (4 bit), b (4 bit), select (2 bit)
Çıkışı ekleyin: result (4 bit, reg türü)
Bir always @(*) bloğu ekleyin
Bloğun içine bir case (select) ifadesi ekleyin
2'b00, 2'b01, 2'b10, 2'b11 için dört durum ekleyin
result = 0 değerini atamak için bir default durumu ekleyin
endcase ve endmodule ile kapatın

Kendin dene

// TODO: alu modülünü oluştur 

  // TODO: girdileri ekle (a, b, select)
  
  // TODO: çıktıyı ekle (result)

  // TODO: always @(*) bloğunu ekle
  
  // TODO: case (select) ekle
  
  // TODO: case 2'b00: result = a + b; ekle
  
  // TODO: case 2'b01: result = a - b; ekle
  
  // TODO: case 2'b10: result = a & b; ekle
  
  // TODO: case 2'b11: result = a | b; ekle
  
  // TODO: default: result = 0; ekle
  
  // TODO: endcase ekle

// TODO: endmodule ekle