Özet - ALU Tasarımı

Coddy'nin Verilog Journey'sinin Temeller bölümünün bir parçası — ders 57 / 90.

Görev

Bir ALU (Aritmetik Mantık Birimi), iki giriş alan, bunlar üzerinde bir işlem gerçekleştiren ve bir çıkış üreten dijital bir devredir. Bir seçim sinyaline bağlı olarak iki giriş üzerinde aritmetik ve mantık işlemleri gerçekleştirir. select sinyali, yürütülecek bir işlemi seçer.

Nasıl çalışır

select	İşlem	Çıkış
`2'b00`	Toplama	`a + b`
`2'b01`	Çıkarma	`a - b`
`2'b10`	Bit düzeyinde AND	`a & b`
`2'b11`	Bit düzeyinde OR	`a \| b`

Bir `case` ifadesi kullanarak basit bir ALU oluşturun.

Ne yapmalı:

alu adında bir modül oluşturun
Girişleri ekleyin: a (4-bit), b (4-bit), select (2-bit)
Çıkışı ekleyin: result (4-bit, reg tipi)
Bir always @(*) bloğu ekleyin
İçine bir case (select) ifadesi ekleyin
2'b00, 2'b01, 2'b10, 2'b11 için dört durum (case) ekleyin
result = 0 değerini atamak için bir default durumu ekleyin
endcase ve endmodule ile kapatın

Kendin dene

// YAPILACAK: alu modülünü oluşturun 

  // YAPILACAK: Girişleri ekleyin (a, b, select)
  
  // YAPILACAK: Çıkışı ekleyin (result)

  // YAPILACAK: always @(*) bloğunu ekleyin
  
  // YAPILACAK: case (select) ekleyin
  
  // YAPILACAK: case 2'b00: result = a + b; ekleyin
  
  // YAPILACAK: case 2'b01: result = a - b; ekleyin
  
  // YAPILACAK: case 2'b10: result = a & b; ekleyin
  
  // YAPILACAK: case 2'b11: result = a | b; ekleyin
  
  // YAPILACAK: default: result = 0; ekleyin
  
  // YAPILACAK: endcase ekleyin

// YAPILACAK: endmodule ekleyin