Recap - ALU Design

Coddy'nin Verilog Journey'sinin Temeller bölümünün bir parçası. Ders 57 / 90.

Görev

Bir ALU (Aritmetik Mantık Birimi), iki girdi alan, bunlar üzerinde bir işlem gerçekleştiren ve bir çıktı üreten dijital bir devredir. Bir seçim sinyaline göre iki girdi üzerinde aritmetik ve mantık işlemleri gerçekleştirir. select sinyali yürütülecek bir işlemi seçer.

Nasıl çalışır?

select	İşlem	Çıktı
`2'b00`	Toplama	`a + b`
`2'b01`	Çıkarma	`a - b`
`2'b10`	Bit düzeyinde AND	`a & b`
`2'b11`	Bit düzeyinde OR	`a \| b`

Bir `case` ifadesi kullanarak basit bir ALU oluşturun.

Yapılacaklar:

alu adlı bir module oluşturun
Girdileri ekleyin: a (4 bit), b (4 bit), select (2 bit)
Çıktıyı ekleyin: result (4 bit, reg türünde)
Bir always @(*) block ekleyin
İçine bir case (select) ifadesi ekleyin
2'b00, 2'b01, 2'b10, 2'b11 için dört case ekleyin
result = 0 değerini atamak için bir default case ekleyin
endcase ve endmodule ile kapatın

Kendin dene

// TODO: alu modülünü oluştur 

  // TODO: girdileri ekle (a, b, select)
  
  // TODO: çıktıyı ekle (result)

  // TODO: always @(*) bloğunu ekle
  
  // TODO: case (select) ekle
  
  // TODO: case 2'b00: result = a + b; ekle
  
  // TODO: case 2'b01: result = a - b; ekle
  
  // TODO: case 2'b10: result = a & b; ekle
  
  // TODO: case 2'b11: result = a | b; ekle
  
  // TODO: default: result = 0; ekle
  
  // TODO: endcase ekle

// TODO: endmodule ekle