İkili Gösterim
Coddy'nin Verilog Journey'sinin Temel Bilgiler bölümünün bir parçası. Ders 13 / 90.
Verilog'da yalnızca 0 ve 1 değerlerini anlayan dijital devrelerle çalışırız. Bunlar ikili sistemde gösterilir.
İkili sistem yalnızca iki rakam kullanır: 0 ve 1. Her ikili rakama bit adı verilir.
| Ondalık | İkilik | Bit |
|---|---|---|
| 0 | 0 | 1 bit |
| 1 | 1 | 1 bit |
| 2 | 10 | 2 bit |
| 3 | 11 | 2 bit |
| 4 | 100 | 3 bit |
| 5 | 101 | 3 bit |
Verilog'da İkilik Yazma
Verilog'da ikilik sayılar yazmak için 'b ön ekini kullanın:
4'b1010 // 4-bit binary 1010 (decimal 10)
8'b11110000 // 8-bit ikili 11110000 (ondalık 240)
2'b01 // 2-bit binary 01 (decimal 1)'b değerinden önceki sayı, Verilog'a değerin kaç bit içerdiğini bildirir.
Ondalık Sayıyı İkili Sayıya Dönüştürme
Ondalık sayıyı tekrar tekrar 2’ye bölün ve kalanları alttan üste doğru okuyun.
Örnek: 9’u ikiliğe dönüştürme
| Adım | Bölme | Bölüm | Kalan |
|---|---|---|---|
| 1 | 9 ÷ 2 | 4 | 1 |
| 2 | 4 ÷ 2 | 2 | 0 |
| 3 | 2 ÷ 2 | 1 | 0 |
| 4 | 1 ÷ 2 | 0 | 1 |
Kalanları sondan ilkine doğru okuyun: 1001
9 = 4'b1001
Kodda Örnek
module binary_example;
reg [3:0] a;
initial begin
a = 4'b1010; // Binary 1010 = decimal 10
$display("a = %b (binary)", a);
$display("a = %d (decimal)", a);
$display("a = %h (hex)", a);
$finish;
end
endmoduleÇıktı:
a = 1010 (binary)
a = 10 (decimal)
a = a (hex)Görev
Eksik ikili değerleri yazarak kodu tamamlayın.
Yapılacaklar:
- Ondalık 5 için ikili gösterimi yazın (4 bit)
- Ondalık 14 için ikili gösterimi yazın (4 bit)
Kendin dene
module binary_challenge;
reg [3:0] a, b;
initial begin
// Ondalık 5 için ikili yazın (4 bit)
a = 4'b______;
// Write binary for decimal 14 (4 bits)
b = 4'b______;
$display("5 = %b", a);
$display("14 = %b", b);
$finish;
end
endmoduleBu ders kısa bir quiz içerir. Soruları yanıtlamak ve ilerlemeni kaydetmek için derse başla.
Temel Bilgiler bölümündeki tüm dersler
4Operatörler Bölüm 1
Aritmetik OperatörlerMod Alma OperatörüKarşılaştırma OperatörleriTekrar - Basit MatematikBit Düzeyi Operatörleri7Atama ve Kapılar
Sürekli AtamaOperatörlerle AtamaYerleşik Kapı PrimitifleriAND, OR ve NOT KapılarıXOR ve XNOR KapılarıÖzet - Mantık Kapısı Devresi10Karar Verme
If İfadesiIf - ElseTekrar - Basit KarşılaştırıcıCase İfadesiCasex ve CasezTekrar - ALU Tasarımı2Veri Türleri
Wire TürüReg TürüTamsayı ve GerçelVektörlerDizilerParametrelerÖzet - Sinyalleri Tanımlama5Operatörler Bölüm 2
Mantıksal Operatörlerİndirgeme OperatörleriKaydırma OperatörleriBirleştirme OperatörüKoşullu OperatörTekrar - Operatör Meydan Okuması11Döngüler
For DöngüsüWhile DöngüsüTekrar DöngüsüSonsuz DöngüDevre Dışı Bırakma İfadesiTekrar - Döngü Kalıpları3Sayı Sistemi
İkili GösterimBoyutlu SayılarBoyutsuz SayılarNegatif SayılarÖzel X ve Z DeğerleriTekrar - Sayı Biçimleri6Modüller
Modül YapısıGiriş ve Çıkış PortlarıÇift Yönlü PortlarModül ÖrneklendirmeAda Göre Port EşlemeSıraya Göre Port EşlemeTekrar - Bir Modül Oluşturma9Prosedürel Bloklar
Always BloğuInitial BloğuDuyarlılık ListesiBloklayıcı AtamaBloklamayan AtamaTekrar - Always ve Initial Karşılaştırması15Trafik Işığı Denetleyicisi
Durumları TanımlamaDurum Makinesi MantığıKendi başına pratik yap: Online Verilog derleyicisi