Wire Türü

Verilog'da, hangi tür sinyali kullandığımızı bildirmemiz gerekir. En yaygın tür wire'dır.

Bir wire, bileşenler arasındaki fiziksel bağlantıyı temsil eder. Tıpkı bir devredeki gerçek bir kablo gibidir.

• Kablolar değerleri depolayamaz - yalnızca değerleri aktarırlar
• Kablolar assign ifadeleriyle kullanılır
• Kablolar, modülleri birbirine bağlamak için kullanılır

Bir Wire Tanımlama

wire a;           // Tek bitlik wire
wire b, c;        // Bir satırda birden fazla wire

Kablolar Nasıl Çalışır

module wire_example;
  wire x;
  reg y;
  
  assign x = y;  // x her zaman y'yi takip eder
endmodule

x, y'ye bağlıdır. y her değiştiğinde x anında değişir.

Kablolar genellikle girişleri ve çıkışları bağlamak için kullanılır:

module and_gate(
  input a,      // 'a' varsayılan olarak bir wire'dır
  input b,      // 'b' varsayılan olarak bir wire'dır
  output c      // 'c' varsayılan olarak bir wire'dır
);
  assign c = a & b;  // c bu atama tarafından sürülür
endmodule

Bu örnekte a, b ve c birer kablodur.

Kablolar, devrenizin farklı bölümlerini birbirine bağlayan "tutkal" görevi görür!