Wire Type

Coddy'nin Verilog Journey'sinin Temeller bölümünün bir parçası. Ders 6 / 90.

Verilog'da hangi tür sinyali kullandığımızı bildirmemiz gerekir. En yaygın tür wire'dır.

Bir wire, bileşenler arasındaki fiziksel bağlantıyı temsil eder. Bir devredeki gerçek bir kablo gibidir.

Wires değerleri depolayamaz - yalnızca değerleri iletirler
Wires, assign ifadeleriyle kullanılır
Wires, modülleri birbirine bağlamak için kullanılır

wire Tanımlama

wire a;           // Tek bitlik tel
wire b, c;        // Bir satırda birden fazla tel

Wires Nasıl Çalışır

module wire_example;
  wire x;
  reg y;
  
  assign x = y;  // x her zaman y'yi takip eder
endmodule

x, y'ye bağlıdır. y her değiştiğinde x anında değişir.

Wires genellikle girişleri ve çıkışları bağlamak için kullanılır:

module and_gate(
  input a,      // 'a' varsayılan olarak bir wire'dır
  input b,      // 'b' varsayılan olarak bir wire'dır
  output c      // 'c' varsayılan olarak bir wire'dır
);
  assign c = a & b;  // c bu atama tarafından sürülür
endmodule

Bu örnekte a, b ve c birer wire'dır.

wire'lar, devrenizin farklı parçalarını birbirine bağlayan "yapıştırıcıdır"!

Görev

Yapılacaklar:

temp adında bir wire ekleyin

Kendin dene

module simple(
  input a,
  input b,
  output c
);

  assign c = a & b; 
  
  // Burada wire temp tanımla 


endmodule

Kendini test et

Bu ders kısa bir quiz içerir. Soruları yanıtlamak ve ilerlemeni kaydetmek için derse başla.

Temeller bölümündeki tüm dersler

Kendi başına pratik yap: Online Verilog derleyicisi