Recap - Simple Comparator
Coddy'nin Verilog Journey'sinin Temeller bölümünün bir parçası. Ders 54 / 90.
Görev
2 bitlik bir karşılaştırıcı, iki 2 bitlik ikili sayıyı karşılaştıran ve birinin diğerinden büyük, küçük veya eşit olup olmadığını belirleyen bir devredir.
Yapılacaklar:
if-else statements kullanarak 2 bitlik bir karşılaştırıcı oluşturun.
Nasıl çalışır:
a > bolduğunda,greater1,lessveequal0 olmalıdıra < bolduğunda,less1,greaterveequal0 olmalıdıra == bolduğunda,equal1,greaterveless0 olmalıdır
Kendin dene
module comparator (
input [1:0] a,
input [1:0] b,
output reg greater,
output reg less,
output reg equal
);
always @(*) begin
// TODO: a ve b'yi karşılaştırmak için if-else ifadeleri ekle
// a > b ise greater = 1 yap
// a < b ise less = 1 yap
// a == b ise equal = 1 yap
end
endmoduleTemeller bölümündeki tüm dersler
4Operators Part 1
Arithmetic OperatorsModulo OperatorComparison OperatorsRecap - Simple MathBitwise Operators7Assign And Gates
Continuous AssignmentAssign With OperatorsBuilt In Gate PrimitivesAND OR NOT GatesXOR XNOR GatesRecap - Logic Gate Circuit10Decision Making
If StatementIf - ElseRecap - Simple ComparatorCase StatementCasex And CasezRecap - ALU Design5Operators Part 2
Logical OperatorsReduction OperatorsShift OperatorsConcatenation OperatorConditional OperatorRecap - Operator Challenge3Number System
Binary RepresentationSized NumbersUnsized NumbersNegative NumbersSpecial Values X And ZRecap - Number Formats6Modules
Module StructureInput And Output PortsInout PortsModule InstantiationPort Mapping By NamePort Mapping By OrderRecap - Build A Module9Procedural Blocks
Always BlockInitial BlockSensitivity ListBlocking AssignmentNon Blocking AssignmentRecap - Always vs Initial15Traffic Light Controller
Defining The StatesState Machine LogicKendi başına pratik yap: Online Verilog derleyicisi